找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 729|回复: 5
打印 上一主题 下一主题

[仿真讨论] DDR3布线 Break in 和Break out区域,怎么理解??

[复制链接]

6

主题

62

帖子

169

积分

二级会员(20)

Rank: 2Rank: 2

积分
169
跳转到指定楼层
1#
发表于 2015-3-10 13:41 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
DDR3内存布线的时候,DG中分了好几个区域,region A region B region C region D,文中反复提到Break in Break OUT,
0 ^, i, u$ ^0 y/ e/ t1 ^* B6 V% m( J) `! J7 I
不知道怎么去理解这两个意思,通常我们break指的是线散出,难道这里的IN和out只是表示方向么?还是有其他的意识??2 }+ g  V; {: [/ f$ S
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
2#
发表于 2015-3-10 15:18 | 只看该作者
这个问题还真是文化的问题,如下是我个人的理解:3 q) O7 R. }& A- |. Q+ Q; l

9 k5 |9 S; F- B8 \" G+ Q8 {& v% M我理解的的break一般是指BGA封装下面不能按正常线宽出线的地方,至于你说的break in/out,1 l3 F3 [! r, r" n. K

/ B" b3 D" Y# d) c& \$ Y4 u应该和你的设计领域有关,DDR3的数据线是双向的,如果从Controler--->>DRAM,如果都是BGA
3 D0 N! c8 J8 t3 `1 A
# [. R3 ?4 F% j的封装,在Controler下面应该是break out,再进入DRAM的BGA封装下面的时候,就应该是break in了,
3 b+ J6 \0 [! Y; O+ o' c, C, u5 f% E7 J, k: o# L4 F% ], y
你会去看下你的design guide是不是这样理解。  f& W: T5 z$ T7 T7 M9 Z- U9 A
" |/ ~" y( m! g" M; N8 g
有时候国外很多做硬件的老外都是老印,老墨,华人,稍微理解下他们的文化,再理解起来会容易些。

评分

参与人数 1威望 +1 收起 理由
红孩儿 + 1 很给力!

查看全部评分

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
3#
发表于 2015-3-10 16:15 | 只看该作者
对于这种英文有歧义的地方,可以直接咨询FAE。因为有些术语是部分芯片公司的习惯用法。

评分

参与人数 1威望 +1 收起 理由
红孩儿 + 1

查看全部评分

6

主题

62

帖子

169

积分

二级会员(20)

Rank: 2Rank: 2

积分
169
4#
 楼主| 发表于 2015-3-10 16:21 | 只看该作者
多谢2位版主。。

12

主题

432

帖子

1360

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1360
5#
发表于 2015-3-16 15:18 | 只看该作者
谢谢,学习下

24

主题

175

帖子

893

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
893
6#
发表于 2016-3-15 16:59 来自手机 | 只看该作者
这个问题一直模糊着我
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-6 16:38 , Processed in 0.063735 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表