|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 mosman 于 2016-3-9 00:57 编辑 % U( r% [( ]8 g4 j4 n1 k" o: `4 S
* E' A. y( l6 b
AC耦合电容组装结构的优化- |" _! ]' A" g2 v1 d8 W5 e) V
在高速串行链路中,为了让工作在不同电压下的发送器和接收器能够连接(也许是为了不影响各自buffer模拟电路部分的静态工作点),需要在通路中加入隔直电容,但是隔直电容自身和焊接电容的焊盘会给通路带来阻抗的不连续性。这在设计中都需要仔细考虑,也需要考虑电容是放在发送端还是接收端的问题
: T$ B# E# e& V9 P8 f& E
' y9 Y+ L( {0 h; {. x+ m一个典型的通路作为实例来研究这个问题$ c* n6 i' S% ]% m: }+ T
( Y- |4 h1 L+ r- q3 V0 g$ _. D D- y1 P. i5 g6 a% k
其中电容的模型是C=100nF,ESR=1mOhm,ESL=100mn
; I2 k/ s K# p8 I- c& d) n# k6 P+ t- X- _+ Q" M; I
7 U- E1 u9 r' E' d
. k8 S" {. R6 `+ `当信号传到AC电容处,由于焊盘的面积和电容两端的引脚比较大,这个地方的寄生电容必然很大,最终在TDR图上对应地显示出阻抗偏小。为了让阻抗连续,减少寄生电容,可以在电容的下方将参考平面掏空,如下图
6 S3 I4 [: S: `7 K4 \
; }- l& t3 p& [$ s
% b6 X( }5 l- H: M
8 t* A; y. m9 c& X( _6 q* p+ [将修改前后的电容结构分别做3D电磁场仿真:% b' c9 I h2 k$ {
一、回损3 U' l, M. [- o9 J' N
1)没有掏空
* U3 J4 C8 u- i0 r0 J! F' G+ @
: \3 S; o$ B- j8 d8 L+ _# P
: u b$ Y/ N! P8 T3 x- w1 m; E! _3 n# @
2)掏空
$ @2 x" G5 @3 ~2 J. ?! f
0 Q) b" {) f( R% h
. w* f- i. @( V' a8 O$ m; h6 |" p2 ^- Y1 v9 B% Z1 @- d3 B
掏空之后,无论是S11还是S22,都要比原来的改善很多,回波损耗在-30dB以下,这在实际的通路中的响降到最低。从S22>S11可以看出靠近电容的端口回损要大,如果要降低反射,可以将电容放在离发送端远一点的距离上。1 c3 U) e o. g: p' E
+ T* _( Z2 B1 F0 q3 g# l- r- o二、插损: w) |, x' Y# B5 k* S5 Q) s( v) O
1)没有掏空
2 e' a1 r; ~; s% k- Z
6 O1 a8 q) {2 [5 F. u# H
5 n$ e. m% V/ ~( E. n4 A2)掏空
* f" V6 r7 c8 ?5 u" |9 t
# I/ @; K7 ?9 M5 T( \+ v# ^) H
, _/ F4 C! F. a* a$ d0 w$ y电容造成阻抗的不连续带给插损的影响很小。1 U$ ]7 P7 s2 n F y: y& y
. b: X' u6 w: X# f
三、TDR
5 `2 T, D* t. [( U8 U1 a8 T0 ?用前面3D电磁场仿真得到的S参数对这两种电路做TDR分析:* J0 C, C8 ?9 Y" |0 d
1)没有掏空# d) o: u" G5 K5 U
6 o' {( C0 P: B
2 Z4 u2 g: d' q' [( G# [# `- Z
2)掏空
1 L( n4 `3 L: c3 @- u+ d) B6 r
. l) m6 m$ q$ \/ m3 d2 J7 X. m. }* ~$ k8 F; `( N/ N: ~
可以看到未掏空之前阻抗的不连续点很明显,掏空之后的阻抗十分连续,几乎看不到任何的不连续了, a6 I: r0 ~; Y7 b* B; z) U8 F
类似的掏空处理方法还有很多地方可以用到,如大的QFN焊盘下方, DDR4内存条金手指 的信号参考平面。
, t. f; y/ b, Q$ q9 h掏空区域的大小要根据软件仿真得到,不能一概而论。. L/ {# c1 z' E9 \5 U+ U. ~
% t4 Q+ H$ q* W2 ]' F0 l; x) {3 h2 f
7 f) [; x4 D$ |5 u3 ^- K+ z
, k, z, a; T1 s9 d8 @/ \$ G: _; r& `) }8 ^
|
评分
-
查看全部评分
|