|
|
2#
楼主 |
发表于 2015-11-17 11:15
|
只看该作者
结论：
8 V$ `! O+ x# @2 `0 ^因此，作为ADC的用- W/ O; O( N6 _, A& d; J
户，设计人员必须在电源设计和布局布线阶段就做好积极
# U3 H' @4 x p3 W应对。下面是一些有用的提示，可帮助设计人员最大程度/ _+ y( V* c: T( \$ R) M
地提高PCB对电源变化的抗扰度：
' a! Y. W2 ~; T7 M3 Z• 对到达系统板的所有电源轨和总线电压去耦。
/ o. m; U0 Y+ @/ s) O; T0 o' {• 记住：每增加一级增益就会每10倍频程增加大约20 dB。
% C. j( I3 b4 M+ w9 r• 如果电源引线较长并为特定IC、器件和/或区域供电，7 g7 N- @1 Y7 B* s1 ^1 m1 K
则应再次去耦。
; H, A2 x) H5 W* q• 对高频和低频都要去耦。1 E& A: V$ d/ S, t
• 去耦电容接地前的电源入口点常常使用串联铁氧体磁
5 @& g7 a3 _4 e珠。对进入系统板的每个电源电压都要这样做，无论它& T+ B8 B6 Q' A0 R5 j5 e, Z
是来自LDO还是来自开关调节器。
( e# Z2 [& @; m• 对于加入的电容，应使用紧密叠置的电源和接地层(间6 F. H5 D% ^/ M% _
距≤4密尔)，从而使PCB设计本身具备高频去耦能力。
1 X3 M9 v( _6 f1 }# p• 同任何良好的电路板布局一样，电源应远离敏感的模拟
1 d/ _0 D) O+ o2 W电路，如ADC的前端级和时钟电路等。3 _7 @/ b& p$ G1 T0 X& Z
• 良好的电路分割至关重要，可以将一些元件放在PCB的6 Y; E3 j" q9 |- t- N- g- y o
背面以增强隔离。
1 n1 D( i4 R* e$ v4 U, c' j• 注意接地返回路径，特别是数字侧，确保数字瞬变不会
% C* p5 M1 u# x# o( P& C返回到电路板的模拟部分。某些情况下，分离接地层也
* r( G U& p4 @6 e: K! k& z/ a. K可能有用。
$ G2 E% Z; @. o( c/ ]! }• 将模拟和数字参考元件保持在各自的层面上。这一常规8 Y* m0 a+ d+ D5 y" z4 w
做法可增强对噪声和耦合交互作用的隔离。
d+ T+ Z) x4 p5 o# l* A6 r" z0 N• 遵循IC制造商的建议；如果应用笔记或数据手册没有直接 B# Q6 s }1 B, P5 v# E
说明，则应研究评估板。这些都是非常好的起步工具。 |
|
/1 
发表于 2015-11-17 11:07
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
