请教在pcb上走蛇型线的规则

luhailei · 发表于 2015-8-3 13:20

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

有时为了匹配时序，PCB上的走线不得不走成蛇型线。网络上的规范是：蛇形线(调节延时) 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调节延时，满足系统时序设计要求。其中最关键的两个参数就是平行耦合长度(Lp)和耦合距离(S)，很明显，信号在蛇形走线上传输时，相互平行的线段之间会发生耦合，呈差模形式，S越小，Lp越大，则耦合程度也越大。可能会导致传输延时减小，以及由于串扰而大大降低信号的质量，其机理可以参考对共模和差模串扰的分析。下面是给Layout工程师处理蛇形线时的几点建议： 1、尽量增加平行线段的距离(S)，至少大于3H，H指信号走线到参考平面的距离。通俗的说就是绕大弯走线，只要S足够大，就几乎能完全避免相互的耦合效应。 2、减小耦合长度Lp，当两倍的Lp延时接近或超过信号上升时间时，产生的串扰将达到饱和。
我想问的是这个LP到底该多长合适？怎样计算得到正确的LP？
我