|
dzkcool 发表于 2015-8-3 20:42
, d! E$ m1 ?, u6 e5 W; M这种方法是不行的,导入以后还是line的属性,无法与信号走线相连,还需要再改进一下。9 j5 \2 ~, k2 Y% @
9 m. L" M5 N' K* x3 b
如果是16.6版本, ...
" q; _& b+ [! z; c我的是16.3的,我subdrawing出去,用记事本把board Gemmetry\outline的替换为ETCH\top. 然后把_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" 'line _clp_sym _clpPl)”中的‘line为nil,再导入Subdrawing到PCB中,提示如下错误8 l; n. a0 X( r! i* {+ e/ \
1 r1 z& d0 M" l3 T! P3 H6 [4 t
*WARNING* (axlDBCreatePath): Net name not found - nil_clp_sym
" V3 p! r8 V' E6 _, i4 a7 C% zUnable to paste object of type "path" on layer ETCH/TOP.) }# z" R8 s, M# f' X
0 }/ g) H- s. v! s5 |+ g$ t没有网络名,导不进去。怎么解决呢?谢谢!
* {& |& l& U4 F' ~- s: M7 y2 H
; z- v" c2 Z8 m( u+ F6 V9 [% d+ Y1 s2 H8 h7 R' m
|
|