|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑 - {& i* m/ {2 u3 T
* t$ f1 o6 n$ Z目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
3 Y) M1 k" j9 E# C3 ~
2 l/ f& Z4 ]1 w% B9 D6 p, J請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚" L- \7 f. n0 T4 l
來增加阻抗匹配值
& {3 D! A2 C" A
3 v; x1 l% K8 }# W/ }* O1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC
. ?3 V1 Y4 `8 l* j5 P或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走
, y& H7 m u. a% t* z哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會
% u+ W: k9 z' b有一定相差比例關係，但不知是以哪一個為主?0 q9 y( |5 n( y! `
% J4 w" Y$ E% k1 v2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會
, l9 {, b. b1 [( {% p比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?9 v: f: X4 u9 O' n
$ b5 k7 n' h* D: V y0 e( ?感謝各位大師求解8 K! r# P' {: k+ _4 n. E
8 y' B2 U) j+ I5 a
附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考. H, F. A7 D5 x, w; H, ^+ ]+ @0 w7 ?
( r: N. U1 k) M; C3 M! k; V
; k+ I$ W! t' {/ r- u/ }
/ g: `- ]! n$ N& Z2 C5 J) v% i2 X* C8 u6 K! v
1 `. t" A0 [! K' m+ X
8 L. \1 E* ?8 g2 [# J+ A
2 `0 Y2 K4 V' v5 I
7 u, r0 X8 x4 x; i8 R& y, Q+ B: o" ~* ]8 G w
|
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
