以太网接口问题求助

liuxiang5119 · 发表于 2015-9-23 15:55

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

问题描述如下：
项目是分两个部分，一个核心板，一个接口板。问题就是我那个网口芯片（AR8031）在那块板上合适，分别会有什么问题，网络后期会用到千兆，所以对这个比较在意。
1、ar8031 在核心板上，然后引出的4组差分线通过FPC接插件接到接口板上，然后在接到网口变压器上；
2、核心板直接引出网络接口线通过FPC接插件到接口板上，然后到AR8031,之后到接口板的网络变压器上。

这两个方案有什么大的问题没有，另外哪种比较合理，希望大伙讨论下，最好说明理由

liuxiang5119 · 发表于 2015-9-23 17:27

fallen 发表于 2015-9-23 17:16( l+ I1 R V! |2 s7 D
模块独立，而且你的RMII或者MII或者其他的总线等可以走的比较长一点。+ c. {2 Q" @! B6 G: C' U) ]9 u
你要把网络的弄的太长了或者转接 ...

这样的话我RMIL走线大概会在600mil左右，也就是15个mm，然后FPC接插件线长会在10mm，这样下来总的长度可能会到30mm，这样的长度对RMIL来说影响不会太大么而且这些线发送和接收组内最好是等长吧他这个频率最大125M 那么这个传输线必然会对其他信号有干扰吧所以这个传输线我最好得加个屏蔽什么的

liuxiang5119 · 发表于 2015-9-25 08:55

zlpkcnm 发表于 2015-9-24 16:12
) E5 P2 e9 T# E: e) O1 f第二种~~~~第一种你会知道什么叫住丢包严重，你会知道很失败~~~而且第一种很可能对EMC影响大

按照我的理解第一种差分线对EMC影响应该最小而且应该会好控制
第二种上边都是高速的收发线引线必然会当天线使而且结构上这些个接线是从DDR上方过去的
当然可能我的理解有误
一开始使用第一种主要就是想差分对的EMC好控制没想和网口变压器距离远近到底什么情况这个问题

zlpkcnm · 发表于 2015-9-25 09:34

liuxiang5119 发表于 2015-9-25 08:55/ y( y' q+ |. @
按照我的理解第一种差分线对EMC影响应该最小而且应该会好控制
* M& j6 O" f! p9 d- n第二种上边都是高速的收发线引线必 ...

差分高速信号走内层，EMC很好控制；如果走表层好像有问题

我个人认为差分线平面，差分线外的磁场比较弱，因为两条线电平相反，但是两条线之间的磁场是增强了的。所以我认为差分线之间垂直于PCB板的磁场很强，两条线产生的叠加了。那么差分线过度（太长）放在PCB表层会引起EMC问题。这是我个人理解。

fallen · 发表于 2015-9-23 16:07

显然是2，没啥好说的。

菩提老树 · 发表于 2015-9-23 16:16

版主已经说了是2，这就是2啦；至于理由的话，很显然PHY尽量离CONN近一点比较好

liuxiang5119 · 发表于 2015-9-23 16:37

fallen 发表于 2015-9-23 16:07
8 Z6 D, k; y* v# L) j/ E3 j; m) O' |显然是2，没啥好说的。

额好直接不过可以给稍微解释下么
现在是用的第一种方案，我想给改第二种，涉及到结构什么的变动，所以必须要有一个确定的解释，解释这样的好处以及原先方案的问题。

liuxiang5119 · 发表于 2015-9-23 16:38

liuxiang5119 发表于 2015-9-23 16:372 _7 N1 p9 L* F' |9 l4 c
额好直接不过可以给稍微解释下么
, |7 t) g( x$ a0 l* ?# N现在是用的第一种方案，我想给改第二种，涉及到结构什么的 ...

因为现在公司自己测试只有百兆的网络，所以测试不会有什么问题，关键后期实际现场用是千兆，担心会有其他问题出现

fallen · 发表于 2015-9-23 17:16

liuxiang5119 发表于 2015-9-23 16:37
5 W3 q6 H! ~1 y m: _' N) L1 q2 L额好直接不过可以给稍微解释下么
- [8 L" y% f2 m! O' o现在是用的第一种方案，我想给改第二种，涉及到结构什么的 ...

模块独立，而且你的RMII或者MII或者其他的总线等可以走的比较长一点。
你要把网络的弄的太长了或者转接几次是不好的选择。

fallen · 发表于 2015-9-23 17:35

liuxiang5119 发表于 2015-9-23 17:27! }' N" N4 T1 s! K' ~0 k( {
这样的话我RMIL走线大概会在600mil左右，也就是15个mm，然后FPC接插件线长会在10mm，这样下来总的长度可 ...

RMII，百兆，CLK应该是在50MHZ
如果你确定是30mm，那么就不用管，真的很短。按照一般原则，包地就行。

liuxiang5119 · 发表于 2015-9-23 17:38

fallen 发表于 2015-9-23 17:359 R! ~+ V' X) i. @9 f; K4 Z$ m
RMII，百兆，CLK应该是在50MHZ5 V; _0 U: s9 ]0 c4 g- k
如果你确定是30mm，那么就不用管，真的很短。按照一般原则，包地就行。

这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M

fallen · 发表于 2015-9-23 17:58

liuxiang5119 发表于 2015-9-23 17:38
, {8 V7 n$ D: I3 T `4 w这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M

没事，放心大胆的弄。SDRAM的CLK 166M的都是随便画，当然这跟芯片的时序也有关系。你只要按照一般原则处理好了，是没有问题的。

pex857617729 · 发表于 2015-9-23 19:41

有条件的话，可以做下网口一致性测试，看看。

kevin890505 · 发表于 2015-9-23 22:49

liuxiang5119 发表于 2015-9-23 17:38
8 }' }6 @- g7 {这个芯片是千兆的，做这些主要就是为了千兆那个考虑，所以CLK是125M

原因版主说了。
信号方面，实际弄过RGMII,SSSMII,MII走个30cm刚刚的，QSGMII都有30cm左右，这些虽然不一样，但以此类推，只要线长误差不太大，你那随便整了，不过还是可以整个组内等长，和其他信号拉开到5W间距足矣，多层板子就走到内层去，稍微注意下，相出问题都难。

天天在线 · 发表于 2015-9-24 08:17

学习的漂过

zlpkcnm · 发表于 2015-9-24 16:12

第二种~~~~第一种你会知道什么叫住丢包严重，你会知道很失败~~~而且第一种很可能对EMC影响大

		自动登录	找回密码
密码			注册

以太网接口问题求助

EDA365欢迎您！

点评

点评

点评

点评

点评

点评

点评

点评

点评

推荐内容 /1