design compare出问题

51video · 发表于 2008-9-1 22:52

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

很奇怪啊，我用网络表导入，没有问题啊，怎么compare反而有问题？
并且问题都在package List里

deargds · 发表于 2008-9-2 08:01

元件封装有更改吧？

51video · 发表于 2008-9-2 08:31

是的，改封装了，但是原理图、pcb是一起改的啊，
比较报告提示
-> Package List vs Package List
- Package C0402 vs C0402
   - Device List vs Device List
      - Device C0402 has no analogue
      - Instance List has no analogue
Instance C109 has no analogue...

deargds · 发表于 2008-9-2 11:06

design compare只是比较BRD中的封装与所选NETLIST里的封装信息差异之处。

51video · 发表于 2008-9-2 11:15

封装信息？那我现在该怎么做呢

deargds · 发表于 2008-9-2 11:28

design compare并不是有问题，只是表示你有更改线路内容。

numbdemon · 发表于 2008-9-2 11:55

原帖由 51video 于 2008-9-1 22:52 发表 ( \ ]! I" H% C: } [& a
很奇怪啊，我用网络表导入，没有问题啊，怎么compare反而有问题？
; Q" P7 P+ L2 i( t! i并且问题都在package List里

有些大小写不同，它也提示有问题
实际上没问题

51video · 发表于 2008-9-2 19:47

我的意思是，这么些好似错误，但又不是错误的东东，看着很不舒服啊，怎么样才能保持两边一致？

51video · 发表于 2008-9-3 12:23

大侠帮忙啊！！

51video · 发表于 2008-9-4 18:34

如何才能使原理图和PCB保持一致？

		自动登录	找回密码
密码			注册

design compare出问题

EDA365欢迎您！

最佳敬业奖

推荐内容 /1