DDR3单端走线阻抗和端接电阻

xiaoyu19890210 · 发表于 2016-7-5 23:44

您需要登录才可以下载或查看，没有帐号？注册

x

看到很多DDR3的设计指导手册中都指出单端走线阻抗为40左右，端接电阻比走线阻抗还要小几个欧姆，求教给位大神，这是什么原因，出于什么考虑，有深入介绍的文档就最好了。。感谢，感谢，感谢。。。

980155498cai · 发表于 2016-7-7 12:49

不用纠结这个事情，单线就按照50欧姆控制，差分100就没问题，如果你的是8片以上的话端接电阻才会考虑不是50欧默的阻抗匹配

刘兵0916 · 发表于 2016-7-11 10:51

阻抗40为了抗干扰，这样可以加宽走线

yongdaniel · 发表于 2016-7-20 23:18

地址线40欧姆是因为DDR3地址线的结构是flyby,末端要端接。

xiaoyu19890210 · 发表于 2016-7-23 22:12

刘兵0916 发表于 2016-7-11 10:51
: U0 w" j! X$ ^- K阻抗40为了抗干扰，这样可以加宽走线

加宽走线可以抗干扰？可否再深入解释一下？谢谢谢谢。

yuanbangzan · 发表于 2016-8-30 19:21

受教了！

yuanbangzan · 发表于 2016-8-30 19:21

受教了

laolang188 · 发表于 2016-9-13 04:19

阻抗的控制和控制器的要求密切相关

AD9_PCB · 发表于 2016-9-13 18:57

你们要多说说，

TONY11992 · 发表于 2016-11-3 11:59

学习

		自动登录	找回密码
密码			注册

推荐内容 /1