|
dzkcool 发表于 2015-8-3 20:42
8 g0 n+ _8 S: W这种方法是不行的,导入以后还是line的属性,无法与信号走线相连,还需要再改进一下。
* z( U% P1 |& Y. V% v
. d7 T0 D0 V5 x) g2 y8 M如果是16.6版本, ...
: |& ~, b1 \+ Z: ?, A9 i1 M; K: [ l我的是16.3的,我subdrawing出去,用记事本把board Gemmetry\outline的替换为ETCH\top. 然后把_clp_dbid = _clpDBCreatePath(_clp_path "ETCH/TOP" 'line _clp_sym _clpPl)”中的‘line为nil,再导入Subdrawing到PCB中,提示如下错误
7 ~. D+ l3 k' k0 d6 _
. i. ^5 u* i8 c3 S% K*WARNING* (axlDBCreatePath): Net name not found - nil_clp_sym; U6 X6 H* U/ _8 e" Z
Unable to paste object of type "path" on layer ETCH/TOP.$ H3 U& ]; Y0 Q% g, ^; ^/ |
3 t. H, B- {, \1 e; C/ b) ^ X& z* Y没有网络名,导不进去。怎么解决呢?谢谢!- w0 e5 j0 t/ I' ~+ K8 r5 A1 f% J
4 ^0 _+ N$ t- }% N4 D G. s
- t1 J! @, \5 W4 M; v |
|