小发现：阻抗随频率增加不一定会减小

qingdalj · 发表于 2013-10-8 17:43

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由 qingdalj 于 2013-10-8 17:46 编辑

许多人都在讲随着频率的升高，传输线的特征阻抗会减小，我也一直这么认为。之前虽然有些疑问，但苦于无法验证自己的想法。用过polar的人应该都见过与下面类似的结果，相信很多人也是基于此得出的结论吧。

随着频率的升高，传输线电感会减小，而对于大多数PCB材料在频率升高时它的介电常数也会减小，从而导致传输线的有效电容也会减小。电感和电容都发生了变化，这使的我们不好判断阻抗的变化趋势了。
这里选取一种PCB材料的PP，它的参数如下图：

首先根据上述参数调整叠构，使得差分对阻抗约为90欧姆，如下图：

然后，将介质材料的介电常数按上面数据设置为分段形式：

然后点击calculate，得到如下结果：

这里给出不设置分段介电常数情况下的结果方便大家对比：

现象描述：（1）介电常数分段情况下，在1GHz以内阻抗随频率增加而减小；1GHz以上阻抗随频率增加而增加（变化幅度较小），最终趋向稳定。
（2）介电常数固定的情况下，传输线阻抗随频率增加而减小，最终趋向稳定。

原因分析：对传输线阻抗产生影响的因素为电感和电容，电感减小导致阻抗减小（假设电容不变），电容减小导致阻抗增加（假设电感不变）（1）介电常数分段情况下，1GHz以内介电常数没有变化，仅电感对阻抗产生了影响；1GHz以上电感和电容都减小，共同影响了传输线阻抗。（2）介电常数固定的情况下，阻抗只受电感变化影响，电感持续减小导致阻抗持续减小。

结论：频率升高，传输线的阻抗不一定会减小，可能会增加，也可能在不断波动。这里是特例，当然不能认为频率升高阻抗就增加了。

附：
介电常数分段情况下，电容和电感的变化如下：