找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 5271|回复: 17
打印 上一主题 下一主题

[仿真讨论] 光互连的进展

  [复制链接]

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
跳转到指定楼层
1#
发表于 2011-8-1 12:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
为通信网络的进步做出贡献的“光布线及光路”开始在基板中采用。随着电信号方式的高速传输接近极限,光布线及光路作为亟需的替代技术引起关注。索尼在个人电脑上配备英特尔的光接口“Light Peak”,将于2011年夏季在欧洲投放市场。而且,该接口还将从2012年起在高密度封装要求较高的高性能服务器及手机等产品上得到全面采用。之后,光路的制造成本将大幅下降,光布线有望应用到所有产品上。另外,微处理器的全局布线等也显示出了采用光布线的可能性。而这些趋势的原动力就源于在单芯片上混载光路与电路的硅光子技术的进步。
! O0 l" b" K5 X4 C
9 P$ k8 |- b  [, S& M8 F
  光布线及光路在各种产品的基板上得到全面采用的时期已近在眼前。目前已有部分产品开始采用(图1)。
7 ]0 Y1 ]6 g2 u; s5 E  h+ N6 C  F $ |! j6 H) \$ o% D# s3 p8 k# A; |
图1:向普及进发的光配线及光路
5 S1 q& j8 p* W  i2007年底光电混载的收发器IC在全球首次投产,2010年被东京工业大学的超级计算机“TSUBAME2.0”等采用。2012年有望应用于智能电话、电视机及通信路由器,2017年前后有望应用于超级计算机的处理器等。
' R1 L! X& _, |- z' c" H
8 g: [: G7 u' u
  比如,东京工业大学于2010年夏季构筑、并在2010年秋季的“TOP500”排名中位列世界第四的超级计算机“TSUBAME2.0”就是其中之一。在这台超级计算机中,单元间进行连接即互联的7000条光布线收发器采用了以硅光子技术在单芯片上集成光路和电子电路的IC。 7 }, g' Y! g- f8 j
) }0 K5 q8 q; Z2 m( j' X! z
  而且,个人电脑及电视机等家电产品对光布线的配备也已开始。打头阵的是索尼。该公司在个人电脑“VAIO Z”系列中采用了“Light Peak”,将于2011年7月底在欧洲投放市场。Light Peak是英特尔近几年开发的光传输接口。
/ {) P0 }& @' t+ g9 y3 p
! m. ?' i% j2 s" Q1 s! Z$ d8 `% Q  此外,在手机及智能电话等身边的终端中,内部使用光布线的产品也有望在2012年亮相。 ) K4 \- u2 G% z+ n5 j- z" J% l
, |) J( p) H4 Z% R3 k5 Q
电布线越来越接近极限
1 x  Q  H# V% x3 ]7 k4 O; M2 }

/ G* y0 V& `' T/ Z  a- Y7 H% K8 a9 k" U! @
布线方式从电布线转变为光布线的可能性不断提高,其原因在于,从耗电、设计自由度、电磁噪声(EMI)及布线空间等方面来看,电布线已越来越接近极限(图2)。也就是说,能够以电布线技术实现的产品内所需数据传输容量已接近极限,结果多种问题日益加重。
& t5 \4 T4 j# Y$ ~! r! ]) T' _9 B9 V( v/ \7 W0 r/ t
9 t$ O  \! ?6 L4 H- T
图2:电布线的课题和光布线的优缺点) Z& _; D( ^5 Z3 Y- t1 e8 b$ v
电布线的课题大多可通过光布线来解决。不过,光布线存在成本高的问题。
, x" v0 b* ^2 v+ e

# U' ?; z: q6 a: n  f$ n/ B  电布线的极限是指,提高传输速度时,耗电量会急剧增加,传输距离变得非常短。“以前尽管电布线存在课题,但通过技术开发都能设法突破。然而,传输速度超过20Gbit/秒的话就会面临极限,即便采取对策,成本也会大幅上升。之所以需要采用光布线,其背景就在于此”。(日立制作所中央研究所电子研究中心主管研究员辻伸二)。
: o$ U3 z0 Z7 p+ `
6 A# I  W  U" Q; N) j耗电剧增成发展阻碍
4 O% v8 R8 N7 A' j
/ |* K7 n/ t; w9 a% t3 M  实际上,有几项用途已处于没有光布线及光路的话今后就无望进一步发展的状态。其中,最具代表性例子的就是超级计算机。
  U+ p7 c; o- i
0 o2 M0 _" }1 D5 y  在2011年6月公布的超级计算机“TOP500”排名中,日本理化学研究所的超级计算机“京”以超过8P(P:1015)FLOPS*的运算速度,使日本时隔7年再次位居世界第一。到2011年秋季,京的运算性能极有可能会达到10P。不过,在全球激烈竞争下,“预计2015年将出现100P级、2018年将出现1000P(Exa)级的超级计算机”(东京工业大学学术国际信息中心教授松冈聪)。 0 K( u  c1 Q3 _2 ~, b0 J
0 p" h! M  w/ |. ~* S
*FLOPS(floating point number operationsper second)=1秒内可执行的浮点运算次数的单位。 / H7 v( E+ P0 r" u) [; N. b
: u; ?0 h& P: v" y* T( Z
  运算速度达到Exa级水平的话,“即便是芯片间的短布线也不能再使用原来的Cu布线了,这时就不可避免地要采用将芯片的输入输出全部改换成光信号的技术”(松冈)。随着耗电进一步加剧,如果在已有电布线技术的延长线上制造Exa级超级计算机的话,耗电量就会达到1GW左右,这相当于一座典型核电站的发电量(图3)。
( Y8 C$ a- y3 W
  M7 E3 ?- b' {9 S2 }! D  K( z) C
图3:在超级计算机及通信网中,耗电量剧增成为首当其冲的课题
- R* `( N( V3 S/ Z  h超级计算机向高速化发展的话,2017年前后的“Exa级”系统在运用时就有可能需要1GW的电力(a)。而通信网络的数据量照目前的势头扩大下去的话,2020年其耗电量就会用光目前日本的全部发电能力(b)。为了避免这些情况,只能全面导入光布线及光路等,使耗电量大幅下降。本图由《日经电子》根据采访内容制成。
8 w7 |' ?% A# m; I( |4 e

" n% R/ u: o4 u3 x5 ]# B  要想解决这一课题,“必须进行某种技术革新。目前正在研究与芯片间的输入输出有关的手段,比如变更DRAM架构以及采用基于硅光子的光传输,等等”(英特尔架构事业部首席技术官兼中央架构与规划部门总经理庞思立(Stephen S. Pawlowski))。光布线的优点在于,与电布线不同,即使提高传输速度,传输线路上的损失也几乎不会增加。 9 L3 z* t4 t2 w% {2 V

: l% D2 ]) R( ], g  E% z通信网络的耗电量也在加剧
, |& j$ ~8 c! e+ y" i
0 q: G1 h6 U3 n9 C  Y

( d6 [0 g& o. u- f在超级计算机之外也存在耗电量将成为大问题的用途。这就是通信网络。虽然其大部分已在使用光通信,但在实施IP数据包路径控制的路由器内部却进行着“光电或电光间的转换”以及“利用电信号进行IP数据包处理”。 - I0 R1 s$ [$ S1 d1 `7 d+ U

+ g6 R  l3 j  A6 a  据NTT微系统集成研究所介绍,日本通信网络的路由器耗电量目前占日本总耗电量的约1%。而且“还在以5年增长10倍的速度不断增加”(NTT微系统集成研究所网络装置集成研究部纳米硅技术研究小组特别研究员山田浩治)。照此速度发展下去的话,5年后就会达到日本总耗电量的10%,10年后就会达到100%,届时日本全部的电力都将被通信网耗尽。 : R, }- Z. Y& L% w: \' ?, p) }
, ~% d* N5 z8 W
  作为解决对策,绝招就是采用光路。“将路由器内部的处理全部转换为光处理的话,单位bit的耗电量就会降至1/100以下”(山田)。
7 I, D( s, A, h! ~: H  A1 N) x/ I# E
在封装内配备光收发元件
( o" a+ ~, S1 c6 r2 H. E: K" }; k' k3 W9 J/ s$ g% Y+ w
  除了超级计算机及通信网络之外,光布线及光路也开始在基板上配备。比如,高速服务器的背板等使用的FPGA就是典型案例。
0 R- L$ w5 d) |& g5 N! K  q/ U6 Q7 G. m5 C2 I
  在这一用途中,芯片间及基板间的数据传输速度已接近100Gbit/秒,如果是普通FR4基板的话,甚至连基板内的布线都会变得很困难(图4)。 : H* y, E* e' A, a) C7 v

( P! A( Z: R2 E& y6 }7 w  l
图4:在基板间及芯片间布线方面,光布线也很有利* D  T1 d6 g& n* U/ N
LSI的工作频率,尤其是芯片间的工作频率今后将会急剧上升,到2018年前后将达到以电布线难以实现的50GHz(a)。而另一方面,光布线技术会迅速向低耗电化及低延迟化推进,即使是数mm的矩距离也将比电布线变得更有利(b)。这样一来,就会为服务器的基板内、基板间以及FPGA的输入输出端子等顺利做好采用光布线的准备(c)。本图根据ITRS 2007、PETRA、NEC的资料制成。

9 [2 `7 y$ q/ Y. }/ C' @
+ f* u% O" d: g  而光布线技术不同,收发部的耗电量等近几年在大幅下降。以布线的性能指标“功率延迟积”比较的话,有利于光布线的传输距离的极限从数年前的约10cm迅速缩短到了数mm。这意味着,即使在芯片间布线乃至芯片上的全局布线,光配线也变得更为有利。
& t& C, a+ o. r8 I$ s& ?. ~
% ]9 U7 O( p) Y! l& S  美国阿尔特拉(Altera)是首家抓组这一趋势的FPGA厂商。该公司计划2012年供应通过在封装内配备两组光收发模块用光输入输出数据的FPGA产品。将利用光接口实现目前已成为芯片间实际传输极限的28Gbit/秒的数据传输速度。
. @: i4 U4 R5 E  @- G1 A( r- w6 A2 f, U7 a6 W
智能电话也将在基板中采用光布线
$ ^1 o: B' }: y' I! l8 ^  c
0 ~* k; i/ A% H& @) D
7 j! a  c7 C3 j! j- t
光布线及光路的采用在更贴近身边的电子产品中也得到推进。这些产品就是智能电话等便携终端及电视机等家电。“在智能电话的模块厂商中,有厂商将从2012年春季前后开始供应采用我们光布线的产品”(德国Silicon Line公司日本区域经理多田敏宏)。 # k# l! u1 U0 p# R

% d) Y, {- Y) ?3 ^: b# U  原因之一也是基板上的数据传输速度急剧提高(图5)。不过,目前智能电话等便携终端的数据传输速度为6Gbit/秒左右,与信号的电传输极限尚无直接联系。但重要的是,“高密度封装化的便携终端随着向高速化发展,连接液晶面板与机身的同轴细线的体积不断增加,EMI也在增大,这些问题日趋严峻”(多田)。而将电布线改为光布线,便可解决这些问题。 ( }: Z) N; u" ?  _, D" [

4 T( H& K0 k! Z) S( K4 Q
图5:在智能电话、游戏机及电视机领域,在机壳内或基板上采用光布线的时期也已为时不远; \& P+ X- ?6 Q& n" R, X# b# Y* O! ]
智能电话等便携终端内部的数据传输速度急剧提高,到2011年将达到6Gbit/秒左右(a)。在这一背景下,厂商对光布线的关注度日益提高(b)。英特尔将在2011年内将“Light Peak”投入产品中(c)。
+ d# B* Q8 E* f' x. _$ W2 \- @
5 N5 u" N, {  U4 G' L' I+ ]# Z/ `4 E# O
  英特尔推进的Light Peak也设想用细光纤以10G~100Gbit/秒的传输速度将电视与硬盘录像机以及其他家电连接起来。(未完待续,记者:野泽 哲生) : W! y1 Y' q* {4 H
7 F. G. j, R7 u: {2 `
& x6 O8 H* V% l6 O
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持!1 反对!反对!

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
2#
 楼主| 发表于 2011-8-1 13:01 | 只看该作者
硅光子——探索通向光版CMOS之路 5 [+ }' |& D; X5 k
) |$ j; i4 k6 T5 v7 r9 n, s
  随着光布线导入的加快,上述课题有望得到稳步解决。以前,构成光路的各元件,比如光收发元件及调制器等,其尺寸要远远大于电路元件,因此光路模块的尺寸巨大。而且,以离散元件为中心,还采用各不相同的材料。其中有很多元件使用含有砷化镓(GaAs)及磷化铟(InP)等稀有金属的化合物半导体。此外,由于光纤及导波路中光通过的芯线直径只有数μm,因此组装模块时,需要以1μm以下的高精度对齐光轴。这些都会导致制造成本的增加,最终造成产品价格的上升。
" @& n5 a9 U7 A4 l
( A  s) L/ [. `$ G) j/ g  不过,从2006年前后起情况发生大幅变化。利用称为硅光子的硅材料及半导体工艺制造各元件的技术相继被开发了出来(图6)。这样,各元件的尺寸便从2005年前后的数mm~数cm减小到了约1/100,目前仅为数十μm~数百μm,实现了小型化(图7)注1)。
3 s7 W3 J7 B: B6 I5 j ' P/ o5 c8 o& L3 d( L
图6:光路最终也将向硅整合
: v" f, e  e( S, H2 e* S以前用各不相同的材料制造的光路各元件已能够以硅材料为基础来制造。包括电路的全局布线等在内,用硅基板及CMOS技术制造光路的动向逐渐扩大。Luxtera公司的光电混载收发器IC就是以130nm工艺的CMOS技术制造的。
图7:光路及光元件的尺寸和耗电量接近电路
" S: P& A: t1 y/ M图中列出了近5年来光路各元件的小型化和低功耗化趋势。众多元件减小到了100μm见方左右或以下,仅为数年前的1/100以下,实现了与电路的模拟元件相同程序的尺寸。在每bit的耗电量方面,有的还降到了数年前的1/1000。

9 J; m" Y& w9 O+ E; M注1)在小型化的同时,元件构造等也得到了改进,因此光路的耗电量大幅降低。在调制器中,有的甚至使每bit的耗电量从数十pJ/bit降到了仅为1/1000的数fJ/bit。 3 X% v! A* R. [9 X" s

' K, R5 W2 _0 u5 u; x. P0 m/ l  其中,相当于电布线的光导波路实现了与半导体数代前的设计规格相同程度的尺寸。这源于芯线材料由光纤等采用的石英(SiO2)基材变为了硅基材料,芯线直径由此从原来的数μm减细到了数百nm。如果能够通过硅半导体技术将各种光路集成到1块芯片上的话,还可减轻光轴对齐作业的负担,使制造成本得以大幅降低。而且最重要的是,为实现在单芯片上与电路的混载带来了可能性。 2 W2 f, _/ d; n4 B; n5 V7 ^8 B: f
& `" G5 Q" b: |  k
  目前已有在这些方面抢先的产品亮相。美国Luxtera公司于2007年底制造出了用硅光子技术将光源以外的光路与驱动器及放大器的电路集成在1块芯片的、数据传输容量达到40Gbit/秒的收发器IC。2009年,该IC被东京工业大学导入其超级计算机TSUBAME2.0,用于对单元间进行连接的约7000条的光互联。
5 ~: `6 f+ h3 W( s: c- Y# E: q" j/ F; V* S% n
光布线有望爆发性普及
4 M1 D  z& |  Q: h

, Y6 p. G+ P3 r  z随着硅光子技术今后的发展,以前因制造成本高而难以导入的光布线有望向所有产品爆发性普及。基板间及芯片间的连接自不必说,处理器的全局布线也将向光布线转换。
0 ~9 B1 G0 P8 E/ O; Y& N* F" @0 }
3 |* H7 o0 J) r6 z  硅光子技术的定位已开始大幅变化。原来的光布线及光路以通过光来接替实施电布线无法实现的长距离数据传输的形式实现实用化。也就是说,光布线的实用化将按照通信网络到服务器机壳间的连接,再到基板间及基板内的顺序推进,而硅光子排在最后,一直被认为是仅对高性能处理器的芯片内部进行处理的技术(图8)。

5 W9 z6 v1 U% S: P3 D2 _. b2 ? # ?: c0 W8 q1 O& r( k
图8:光布线及光路的开发在所有用途方面迅速推进
7 U5 a5 \. ?. l原来光布线及光路一直按照各项用途来选择材料(a)。而最近,光布线及光路的开发以硅光子为基础技术,在各用途方面同步推进(b)。

* {. e0 j0 p% n9 t! A
8 c# J; z& V, y  然而,本该排到最后的硅光子技术如今却成为了所有开发的基础技术。开发顺序被打乱,面向各项用途的光布线及光路的开发以硅光子技术为基础同步展开。
: M  Y- s3 e; M( `3 }$ F8 t6 [  L" u$ N7 i
  在电路中,用途不同的产品均使用晶体管及电容器。而今后光路将不分领域地组合使用功能与电路基本相同的光元件。这样,各光元件的制造成本就会进一步下降。价格下降的话,普及就会进一步推进,而这反过来又会促进新一轮的价格下降。硅光子的进步将使这种良性循环成为可能。 0 f; x7 ?3 e* m2 {! l6 Y

/ c6 P0 w6 J) c+ o" q8 b日美欧接连启动国家项目
5 T, R$ ~! d: ^6 }* o
( D" N* M4 Y/ b+ O3 A- C  Q# m1 K+ l

% x$ R2 F- q* m& u& I" P+ U0 j6 G# n1 Z1 Z
以基于硅光子技术的IC实用化为契机,研发体制也发生了变化。以往的研发总的来说是以学术机构为中心推进的,而如今正在走向以厂商主导的实用化为目标的真正形式。其中尤其要提到的是意在通过硅光子技术使处理器性能得以飞跃性提高的技术开发,在国家支援体制下,日美欧厂商及研究机构展开了激烈竞争。 2 D8 k" g( N" h1 W/ y
8 `/ t2 t# C+ {& B
  在日本,由产官学共同参与的“PECST”*项目于2010年3月启动。在美国,美国华盛顿大学和英特尔2011年2月启动了“OpSIS”*项目。此前美国政府已于2008年3月启动“UNIC”*项目。在欧洲,除了2008年启动的“HELIOS”*项目之外,目前还有在欧盟支援下开展的约10个项目。
- n  \$ N2 @1 Y, X3 U9 \1 [( o! Q$ D! }4 }# ?
*PECST(Photonics-Electronics Convergence System Technology)=作为日本内阁府最推进的尖端研究开发支援项目(FIRST)之一,有由东京大学教授荒川泰彦带领启动的光路与电子电路融合技术的开发项目。除多所大学和产综研之外,还有企业开发组织“PETRA”参加。
: R4 o* g4 b; Z( x- R; N' D/ G; B9 v3 @
*OpSIS(Optoelectronics Systems Integrationin Silicon)=2011年2月由华盛顿大学(University of Washington)主导启动的硅光子开发项目。英特尔以项目出资的形式参加。
2 `, K3 h6 I; }: A9 d8 n
6 h6 ?  }, a! b! }* O*UNIC(Ultraperformance Nanophotonic Intrachip Communication Program)=美国国防部下属的高级研究计划局(DARPA)于2008年3月以向当时的美国太阳计算机系统(Sun Microsystems,已被美国甲骨文公司收购)提供预算(4430万美元)的形式启动的硅光子开发项目。为期5年。有Luxtera公司、Kotura公司、美国加州大学圣地亚哥分校(UCSD)、美国斯坦福大学(Stanford University)等参加。 " s9 C/ o1 k  {7 i6 @

0 {9 ]. u  x' L, G*HELIOS(pHotonics ELectronics functional Integration on CMOS Optoelectronics Systems Integration in Silicon)=欧盟于2008年启动的“片上兆兆位(Terabit On-Chip)”技术开发项目。 " f4 L0 N, L2 |+ e

( k1 ~0 }$ j$ z1 ^+ _! a) ]  这些开发项目的目标都是开发被称为“片上兆兆位(Terabit On-Chip)”、“片上服务器(Server On-Chip)”及“片上数据中心(Datacenter On-Chip)”等LSI及处理器。正如这些名称一样,目标是以单芯片实现相当于目前的一台或数十台高性能服务器的性能。目前已有相关技术方案被提出,比如,在全局布线等方面利用光布线,通过波长多路复用技术像高速公路出入口一样从各芯线收集数据传输速度为数十Gbit/秒的信号,由此实现最大数Tbit/秒的大容量传输大容量(图9)。 3 f* T9 G+ K9 u- G! F3 ?

6 ^* G5 Y) G4 }( S% }4 S, O8 f
图9:以实现片上数据中心为目标
  E  _$ f3 \0 P7 M4 \: s- U硅光子技术的目标之一是通过将LSI的全局布线转换为光布线来大幅提高性能的“片上数据中心”。IBM有望2017年实现这一目标。
( Q. M+ D. n& |4 j* `

3 x( g4 ]5 V8 {1 j  目前在开发上领先一步的是IBM公司。IBM于2006年启动名为“SNIPER”*的开发项目,开始开发与光路的各元件及集成化相关的技术。“已发表论文50多篇,获得的专利也有30多项”(IBM硅集成光子学技术负责人Yurii A. Vlasov)。目标是为IBM力争在2017~2018年启动的Exa级超级计算机开发处理器。 5 x& n  {& A9 m' @" t2 z
" H  z8 b- y) B% m1 t  |0 R, s
*SNIPER(Silicon Nanoscale-Integrated Photonic and Electronict Ransceiver)=IBM从2006年起一直持续推进的硅光子开发项目。 : T* E9 `7 V; S/ y) E
  p- S" H. @' J, W+ t! G
  实际上,IBM已于2010年底开发出了高集成度的收发器IC,与Luxtera公司以130nm CMOS工艺开发的光电混载IC相比,集成度约为其10倍。光导波路等的设计采用了65nm工艺技术。IBM表示,“目前技术开发已经有了眉目,通过在5mm见方的芯片上集成50条20Gbit/秒的传输通道,有望实现1Tbit/秒的数据传输容量”(Vlasov)。 1 s' u# A6 ~) s9 B0 Q, e
+ X+ p9 V0 S4 c( L7 {
接近标准技术的光接收元件
& K0 G# L2 m7 z

4 ~: b$ Y4 h4 h! Y) @, m1 H( ]" t/ S& g! i- b. S: q
虽然这些都是硅光子技术,但目前都还处于开发阶段。由于开发这些技术的厂商及研究机构不同,因此元件的工作原理、构造及集成方法等也各异(图10)。要素技术处于分散状况的话,制造成本的降低效果就有限,因此很难形成像电路的CMOS工艺那样的冲击力。光技术也需要能够将全球研究人员的智慧聚集起来的、像CMOS那样的标准技术平台。
! m4 o6 ^" |+ _/ X 9 e0 h1 g' n: [; W2 L
图10:各光元件的制造技术各异. f" B3 o4 @" n: d. [9 Z2 m
图中列出了片上数据中心的光布线基本构成(a),以及各厂商及研究机构的开发状况(b~f)。即使是相同的硅光子技术,各元件在材料及构造上也存在多种选择,而且电路构成也不同。不过,只有在光接收元件(PD)方面,大部分的厂商采用了Ge-on-Si型。摄影:(d)为美国麻省理工学院,(e)为英特尔、(f)为NTT微系统集成研究所。

0 D& K# C( n$ S% N2 }( G
$ L  N2 K+ z9 `$ ~: l3 B5 u  目前来看,有望成为标准技术的是美国麻省理工学院(Massachusetts Institute of Technology,MIT)及东京大学教授和田一实的研究小组开发的Ge-on-Si技术。截至目前,利用该技术已开发出了光接收元件(PD)、调制器以及光发射元件。能够以基本相同的材料制造不同功能的元件是确立标准技术时的重要因素。
# p  c  A5 I# c7 W/ U0 c
) J2 Q3 r( u6 I  其中,Ge-on-Si PD得到其他大部分研究小组的采用,朝着成为硅光子领域的标准技术的方向迈进了一步。(未完待续,记者:野泽 哲生)

; E% V) o) B0 w1 ?) @
3 N$ t% K' |" x9 {  d" U: o$ D2 r

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
3#
 楼主| 发表于 2011-8-1 13:05 | 只看该作者
IBM:“外置是合理的做法” 3 a) P1 w2 @' d' g) Y7 [

& P/ ]5 [6 Y  G$ o3 `  对硅光子而言,实现起来门槛最高的是光发射元件。即使是Ge-on-Si技术,制成光发射元件的话也仅停留在注入光后确认有激光振荡现象的阶段。而要想实现实用化,则必须能够用电流来驱动激光器,目前尚未达到可立即使用的阶段。 * d. Q( |# U. h+ U
/ p' S9 M1 V9 ]* t0 i* O
  但这并不是说其他的光发射元件技术就有成为标准技术的实力。其最大原因在于块状硅的能带结构为“间接迁移型”,不能高效发光。 2 \3 {7 K3 w/ U% C) Q4 J8 D

" _% V( P8 F+ Z  厂商及研究机构的解决方法大致可分为3种:①放弃在硅上制作光源的现有做法,通过外置的激光元件向芯片内部导入光;②将利用化合物半导体制造的激光元件与硅芯片贴合;③通过某种手段使硅等直接发光。
! I" _% _3 k) r( h: R4 p4 j
; ~0 @/ b2 n8 B# n5 L% @*间接迁移型=半导体能带结构分类之一。从能量和波数来看能带的话,导带中能级最低点的波数与价带中能量最高点的波数不同。由于波数与运动量等价,在载流子迁移前后难以满足“运动量守恒定律”,因此很难发光。
& p, }+ g6 J+ l$ j8 E0 x  z5 l) S# d+ t! _; K; X7 m; C' V
  采用方法①的是Luxtera公司和IBM公司等(图11)。比如,Luxtera公司的光收发器IC在芯片内将1个外置激光元件的光分为4束,向4个解调器供给。IBM选择该方法的原因在于,“与其他元件相比,激光元件的耗电量最大,可靠性也较低。与IC分开设置的话,发生问题时更容易处理,所以是合理的做法”(IBM的Vlasov)。 7 {4 J) }3 |* t/ ^6 ^* A; Q

6 g# P: N  m+ a0 I: x0 X( q
图11:对硅芯片上光源的开发进行反复摸索, d9 X1 L0 ?. c& x
为了解决实现硅光子时成为最大障碍的光源课题,众多厂商及研究机构向各种技术开发发起了挑战。在原来公认因能带结构为间接迁移型而不发光的Ge及Si方面,也开发出了通过带隙工程使之发光的技术。

* N6 T' y6 ^8 [) S2 X; _. M$ L
  对该方法持否定态度的是英特尔。“设计自由度低,增加所需光源时无法满足,因此我们不会使用”(英特尔的庞思立)。 ) Z' P8 }2 r/ J" O' c4 F* d; G( p
7 Y' |3 R- E& T2 S- K7 s5 Y
英特尔选择粘合方法
5 C7 m+ B5 ?! `" N" y  O+ n

7 z; F2 n/ l3 m7 e2 }% P英特尔始终设法在硅上形成发光元件,持续进行了6年多研究。最初发表的是③中的技术。该公司2005年2月宣布开发出了硅制拉曼激光元件。不过,该技术是通过射入激励光的光激励来实现振荡,似乎还未能证实能够通过电流激励来产生振荡。 6 ]0 W6 K) X& p" [/ a% a8 i

$ f7 t; Z- g) S6 P8 b0 b! k9 X  接着,英特尔2006年9月宣布与美国加州大学圣塔芭芭拉分校(University of California, SantaBarbara,UCSB)共同开发出了“混合硅激光器”(图11)。这就是②中提到的技术,该技术是将InP等化合物半导体激光元件与硅光导波路粘合在一起。与其他的粘合技术不同,将硅导波路用作激光元件的谐振器的一部分,因此可通过改变硅导波路的设计来决定发光波长。另外也不需要采取以高精度对齐光轴等以往存在课题的处理,所以还具有可降低制造成本的优点。目前英特尔在硅光子光源中采用的也是该激光器技术。
: a5 |* {2 u( u9 ?1 J% i$ N
0 V0 G1 Q% B3 ]& j) D* j2 @( t  s) y  不过,在硅芯片上粘合化合物半导体的技术即便在电路的CMOS工艺中也几乎没有实用化案例。英特尔也似乎并未将其当作最终解决方案,目前仍在继续进行多种探索。2010年12月,英特尔开始向拥有量子点激光器技术的东京大学纳米量子信息电子研究机构实施3年共50万美元的出资,在光源方面展开了共同研究。 1 N8 S. P4 d2 q$ g6 H
$ M$ m1 N- f7 K# g6 r! G' `, z" l
通过控制带隙来实现发光 * t! j4 |' q4 Z, T. q7 X1 }
) j" A  ], }5 L# _, r
  在③方面,不仅是英特尔,其他公司也在积极追求这一终极目标。前面提到的美国麻省理工学院利用Ge-on-Si技术开发的激光元件也是其中之一(图11)。块状锗(Ge)与硅一样,因能带结构为间接迁移型而无法发光。但美国麻省理工学院发现,对Ge-on-Si元件进一步进行n型掺杂话就会产生激光振荡现象。其原因在于电子“吸收”了不会迁移的导带电势,从而使可迁移的其他电势发挥了作用。但是未能证实可通过电流激励实现发光。
5 D6 u9 N# P) p! @$ U8 e4 n+ y: `! W" A) y+ n6 i& O4 E% T
  日立制作所从2006年起就一直在从事使硅本身发光的研究。这一研究获得成果的话,便可利用硅基材料制造从光接收元件到光发射元件的所有元件,硅光子技术将由此获得巨大发展。 : m7 {& K: C6 r4 [  E. @  k; }" ~; @

' t4 V& t4 X, z' p4 f  日立制作所证实,将硅制成1~数nm厚的薄膜状,能带结构就会改变,从而实现发光。不过尚未达到激光振荡的水平。“现已证实,采用我们公司于1989年开发的鳍型晶体管构造来形成多量子阱,可实现光的放大”(日立制作所通信电子研究部主任研究员菅原俊树)。 3 N, l) X, i4 s9 i8 p1 N

: r) F) p$ }4 }& r8 X" a通过MEMS来补偿波长的变化
4 f3 F$ h+ g- Z8 f. u' Y
" p. N( \% O; p3 I3 W8 I! p  l
& Y4 ~# v- j8 `
 对光路而言,调制器的重要性仅次于光接收元件及光发射元件,最近该元件在结构及特性上改善最为显著。按照构造,调制器大致可分为MZ型调制器*、环形谐振器及电场吸收型(EA)调制器3种。这些调制器各有优缺点(图12)。Luxtera公司以及由日本厂商组成的硅光子开发组织“PETRA”*等采用的是实用化案例丰富的MZ型调制器。不过,MZ型调制器用硅来制造的话,尺寸略大,达到100μm~1mm。因此,“能够以30μm左右直径来制造的环形谐振器获得越来越高的人气”(某硅光子技术人员)。
: f2 t3 g3 \; B- G7 B5 F/ ]) _ % A# d6 w# V! r* _% J( e$ b
图12:按构造的话调制器有3种( O* n5 ]- |$ v$ S! y$ K; \
本图列出了硅光子利用的3种光调制器的优点和课题。以前,不易小型化但又拥有丰富应用业绩的MZ型调制器被大量使用。最近,对环形谐振器的温度依存性进行补偿的技术成为开发焦点。
6 l; O! F, @" {

1 s  T+ V0 Y3 p! @* U% T- k# b6 z! f*PETRA(Photonics Electronics Technology Research Association)=技术研究组合光电子融合基础技术研究所。由富士通、日立制作所、三菱电机、NEC、NTT、OKI于2009年8月共同成立的光传输技术研发组织。取得成果的话,还考虑直接作为企业开展业务。 9 j7 x5 O% Y' r) l( R. d) g

& \0 k1 q4 C( `" ]( Z  Q*MZ型调制器=Mach-Zehnder modulator。该调制器将导波路分成两支,通过对其中一支的光波进行反相位调制,在重新汇合时消除振幅。
8 W4 a0 V0 S0 h' m) n) @! n7 a  C! n
  不过,环形谐振器也存在课题。这就是容易受周围温度变化的影响。温度有变动的话,导波路的折射率就会变化,使光的实效路径长度发生改变。这样一来,谐振频率(波长)也会随之改变,从而给波长多路复用技术的利用等带来不利影响。 ( E( d8 e! p+ _& E5 `# V

4 a0 [3 q& K9 \) a  尽管如此,环形谐振器的人气仍然非常高,其原因就在于已开始有研究提出对温度依存性进行补偿的技术。比如,东京大学的和田研究小组提出,对通过MEMS技术制造的悬壁型硅材料进行弯曲时,其变形会使带隙值发生变化,可利用这一点来实施补偿。 2 [1 q% D: i8 b0 b2 L- ?

' m" M: X% w# w1 r  从小型化的观点来看,EA调制器也是可供选择的方案之一。不过,该调制器只用硅的话无法制造,必须利用需在制造工艺上下工夫的Ge等。最近,在光吸收材料方面,还出现了利用有助于碳原子形成两维片状的石墨烯的案例。美国加州大学伯克利分校(University of California, Berkeley)用石墨烯制造出了面积非常小,仅为25μm2的EA调制器。虽然该调制器目前的工作频率很低,只有1GHz,但理论上可达到500GHz。
/ ]* L3 ]' Y8 `1 i* `: D" w) \" ^" U0 O, ^5 t. P9 K
集成方法也有很大差异 9 p6 g0 M6 S2 b" w% e  b
2 X8 O5 G% H7 `* c# ?

2 n' u, d3 T3 {/ n; w; I% u
8 ^* R, M7 Z; W3 u" ^. r在硅光子领域,将各元件集成在芯片上的工艺也因厂商及研究机构不同而存在很大差异(图13)。 $ b9 a. e; l( ^( ]

) X: O& E  W3 Z( ?
图13:光路与电路集成的方法也不同1 [6 n6 _4 w& ?7 @; i; N/ y# l
对电路和光路进行集成的方法大致有3种(a)。IBM公司及Luxtera公司等几乎是同时形成电路和光路,而日本PETRA则采用重视材料选择自由度及设计自由度的粘合技术(b)。本图由《日经电子》根据PETRA的资料制成。
8 c5 x6 ?& Z  }- m! }  t7 {
$ t4 K, j* r; u/ N4 P: [- ^
  IBM公司及Luxtera公司对光发射元件以外的光元件采取与晶体管等同样用CMOS前端工艺来制造的方法。另外,英特尔也打算以布线等的CMOS后端工艺来制造光元件。   ^$ r( I' k: S1 |

( d% x+ I. ^; H! |0 m  而PETRA则按照电路和光路分别制造IC芯片,然后粘合起来。虽然CMOS工艺和粘合工艺各有优缺点,但以前电路的CMOS技术曾通过采用相同工艺来集成各种功能的电路降低了成本,从而超越了其他技术,从这一历史来看,光元件的集成方法也很可能会最终向CMOS工艺整合。(全文完,记者:野泽 哲生)

; i8 @2 v- @7 o: z- Z% f: r7 L

24

主题

978

帖子

7766

积分

六级会员(60)

Rank: 6Rank: 6

积分
7766
4#
发表于 2011-8-1 15:23 | 只看该作者
沙发..养肥再看!!!

88

主题

366

帖子

1846

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1846
5#
发表于 2011-8-1 17:35 | 只看该作者
好好看看,不然跟不上时代了。

7

主题

123

帖子

245

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
245
6#
发表于 2011-8-2 14:33 | 只看该作者
高端的科技,高端的人才,小虾游过~

11

主题

184

帖子

1900

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1900
7#
发表于 2011-8-16 11:03 | 只看该作者
是否意味着PCB行业只有10年左右的光景?

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
8#
 楼主| 发表于 2012-2-28 11:57 | 只看该作者

未来是光的

本帖最后由 stupid 于 2012-2-28 13:13 编辑
7 ]2 U+ [8 ?. O# l' K, s$ C' ~1 Z# v' r- B4 @
Day 3 DesignCon keynote: The future is optics
1 Q- x; W( x7 L9 c* v$ c" \% BCarolyn Mathas
4 h5 O6 A( F4 T; p6 q( @1/25/2012 10:44 AM EST: T2 _; W$ T' A- l6 i" T
DesignCon keynoter Prith Banerjee will draw upon his vast experience as director of HP Labs and SVP of research in a talk that will breathe life to the complex realities of handling information within just the next few years. Given 30 billion cellphones, one trillion sensors, large-scale enterprise data warehouses, and social networks will be generating data; in fact, 50 trillion bytes of it every year, today’s server designs will not be suitable to handle the load., t/ o6 ?4 k" Q
" i+ X8 t/ T$ j- r/ j6 g) N/ v
“HP today has the largest market share of servers.  However, when you look at 50 zetabytes of data, and architectures that will be used 5-10 years from now, it’s a whole new world out there,” said Banerjee. “One of the key areas of research at HP Labs  is an intelligent infrastructure, and that is the focus of this keynote. Although photonic light has been used by the telecom industry for the past 30 years, optics have not yet been used within computers for several reasons.”
7 z( H1 K* w3 M: ]5 V$ s% N' d/ z
; S3 `" i/ ?6 g# C% q/ {Banerjee noted that HP Labs is actively researching how photonic interconnects will move into the realm of computers. In the immediate shorter term, the focus is on the backplanes of servers and the sensor switches with photonic interconnects. In the medium term it’s on optics to connect up chips on the board, and in the really long term using optics to connect multiple cores within an electronic chip.
/ P. E/ p3 t  n " Q$ K+ C& O" Y- O2 r5 X/ o
Banerjee will delve into the realities of integrating optics into silicon, and relate what designers are in for as real capabilities begin to develop. Comparing the huge learning curves of moving from NMOS to CMOS technology, or the move from small-scale semiconductors to medium and large-scale semis, Banerjee will relate what he sees as the scale of issues engineers will face. As a former professor and academic, Banerjee’s knowledge and passion comes through in the telling as he muses about exciting near and long-term opportunities.
' }, \4 A7 l8 s& b7 F# H ' @/ {3 _$ m# O4 V  Y
The future is going to be optics and when optoelectronics becomes mainstream, designers will need to know about the physics, electrical engineering relating to optics, and photonic interconnects, and new design and analysis tools for optoelectronic components,” said Banerjee.
8 D' j! r7 {1 ~6 N/ G4 K* c
# n: k2 Z. T$ h0 K未来是光的,相对于光,设计师需要了解物理和电气工程,光互连,光电器件的新设计和分析工具。

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
9#
 楼主| 发表于 2012-2-28 13:18 | 只看该作者

Terabyte 背板之路

HP R&D chief shows road to terabyte backplane
  f( ~' j. `& t8 j1 U' D7 b) ERick Merritt
! ^; n1 d; l/ n& a  N9 v5 n' L! X
# k( q) P! y$ P! h2/1/2012 4:40 PM EST# M) T+ ]0 ^7 J

# C. u1 w& Z) G6 N9 |SANTA CLARA, Calif. – The long term future belongs to optical interconnects, low power processors and new kinds of memory architectures, said Prith Banerjee, director of HP Labs in a DesignCon keynote here.. B8 {7 s: j  C) ~
4 u7 P3 I. b' E' Z9 v4 c, M
Banerjee described the path to a terabyte/second optical bus as one step toward its vision of future systems architectures. Engineers need to embrace the new technologies to deal with the coming flood of digital data, he said. % c0 ^# r; g* U
/ M( K9 K& }' h/ b, q1 n
“By 2020 your end customer will be living in a world where people access 50 zettabytes of data from 30 billion cellphones and 1.3 trillion sensors--and all that data will have to be analyzed by computer architectures you have to design,” he told a packed audience here.  G1 I0 b! C4 L2 b4 l
3 T, f5 y* q# o* d- ?  o
Long term, HP envisions exascale computers powered by vast arrays of smartphone-class processors. They will use board- and chip-level optical interconnects and huge pools of HP’s memristor non-volatile memories, he said.
9 s- G! U, n2 v2 Z: k: L5 n, J; T+ w* A% I$ N
As a step in that direction, Banerjee described a 30 GByte/s optical backplane it created as a tech demo for its ProCruve 9200 switch. The backplane was built from a hollow metal waveguide bundling 12 10 Gbyte/s optical channels, costing as little as $10.% O' u* C9 D( s0 M9 Y
; e$ N: B# W! j9 ]& ]
“One of the keys was the use of MEMS to do phase reflectance of the light depending on the number of taps,” Banerjee said.
5 r; J  r5 ]8 M
! O3 w" [. z* U8 F3 H4 SHe sketched out multiple techniques including using more parallel lanes with more wavelengths to deliver a terabyte/second optical backplane. “You cannot do that with copper, and that’s the disruption,” he said.: k% C0 W/ k4 w3 V1 `: h
! ~3 e% \  e: R4 l! @/ B
Banerjee also discussed longer term projects in areas such as silicon photonics and free-space optics that hold the promise of chip-level interfaces and photonic processing.
+ o) e/ u5 R  d5 E5 Z& |0 \: X
9 \- y; t$ l4 x3 L: BIn a short Q&A with EE Times after the keynote, Banerjee confirmed HP’s new chief executive Meg Whitman is increasing the HP Labs budget this year. The group expects to announce in March a handful of new projects the increase will fund, focusing on integrated systems for vertical markets.! f5 M3 t8 x! I% D; h, U
/ _  \/ K3 |' Z
Banerjee now reports directly to Whitman rather than to retired CTO Shane Robison, another sign of HP Labs growing clout in the organization. Banerjee joined HP in 2007 as head of HP Labs and vice president of R&D.3 h0 ^: W6 w) z

3 z% D" c( |% `2 t6 Z, n7 uHP is on track with partner Hynix to deliver the first commercial versions of its memristor components. They hold the promise of DRAM-like read/write performance in non-volatile storage.9 I0 c) q" ^8 l) J3 Y: D
3 G" o) I! u% M5 p0 ~, s9 i* a
“The work partnering with Hynix is going very, very well and the tech milestones are all on target,” he said.

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
10#
 楼主| 发表于 2012-3-10 21:38 | 只看该作者

Altera展示业界第一片具备光口的FPGA

本帖最后由 stupid 于 2012-3-10 21:39 编辑 . O8 c- K9 m" z+ f5 v

# X, h1 N9 u0 aChanging how bandwidth-intensive applications can be designed and built, the folks at Altera have announced the world's first demonstration of the company's Optical FPGA technology.3 p1 R. n7 E/ r8 f) M

0 s) R, ]) n4 o. ~" V8 M4 vDeveloped in conjunction with Avago Technologies, the demonstration shows how Altera's optically interconnected programmable devices can significantly increase interconnect bandwidth while reducing overall system complexity, power, and price. The technology demonstration is one in a series of recent innovations delivered by Altera, including the industry's first OpenCL program for FPGAs and 28-Gbps transceiver technology delivering the industry's highest data rates with superior signal integrity. Altera has been showing select customers the demonstration over the last quarter and will showcase it at the Optical Fibre Communication Conference and Exposition (OFC) being held at the Los Angeles Convention Center from March 6 to 8, 2012, in booth 2825.: d/ [+ r2 l8 _# ]
4 O2 }5 r7 a6 g, @: b$ w8 a
As data rates approach 100-Gbps and beyond, significantly more bandwidth is required for next-generation applications in the computer and storage, communication infrastructure, and broadcast markets. By integrating programmable devices and optical transceivers within a single package, Altera's Optical FPGA technology can break through the reach, power, port density, cost, and circuit board complexity limitations of copper-based and conventional optical solutions.6 l' U  [5 b+ _& N
8 K0 e4 x( Y' `' F4 X* N; u
"The Optical FPGA technology demonstration underscores Altera's commitment to develop innovations that address major industry challenges and ultimately, enable new innovations," said Bradley Howe, vice president of IC Engineering at Altera. "As data rate demands continue to rapidly increase, engineers need to look beyond copper and traditional optical solutions in order to meet the performance, cost, and power demands of next-generation video, cloud computing, and 3D gaming applications."$ U: J) t4 F! o/ X/ C7 h# B
! z5 s/ s) W! H4 `  z  d
* C& X' C2 b5 F6 M  m" X9 O

, \5 D3 Z. Z2 \. O  j5 G$ tThe demonstration shows Altera's Optical FPGA technology on a test board derived from the company's Stratix IV FPGA 100G development kit, integrated with Avago Technologies' 12-Channel MicroPOD optical modules. By integrating high-speed optical transceivers onto the package that holds the FPGA, the electrical signal path from the I/O pad of the chip to the input of the optical transceiver has been reduced to a fraction of an inch. This shorter path reduces signal degradation and jitter, improving signal integrity and reducing data errors caused by parasitic elements in the signal path. Such integration can also help engineers reduce their overall board development and engineering costs.
0 Y0 w: K3 B6 r, ]) `2 U0 A+ _- j! D' F* `  |) Q' U/ S! ~; M, I
; Y6 k5 T  k3 Q8 A$ k. l# W

6 A$ |  R7 C/ I! x) d5 R, wIn a loopback configuration, the demonstration shows 100GbE traffic of assorted packet sizes sent and received using the chip's internal traffic generator. The data path is sent back and forth through the FPGA transceivers and optical modules to achieve a bit error rate (BER) of 10^-12 or less. The short routing distance keeps signal integrity high and the emitted electromagnetic interference very low. Digital diagnostics monitoring (DDM), such as module case temperature and laser bias current, is also shown detecting potential issues and preventing link loss. This is especially critical for data center applications where link downtimes can equate to millions of dollars in lost revenue. Finally, the demonstration shows the optical FPGA's unique heat-sinking capability, which ensures the optics stay within the standard 0°C to 70°C temperature range.
$ _) ^5 R9 g+ a" h! l! g; F
' ?5 E% ~. X) w* m"As the world leader in Data Center optics, Avago worked with Altera to combine our proven MicroPOD optical modules with their Stratix FPGAs, taking the concept of embedded parallel optics to the next level of integration," said Philip Gadd, vice president and general manager of the Fiber Optics Product Division at Avago. "This will allow FPGA users to utilize the high bandwidth and compact size advantages of parallel optical interfaces that are currently used in data centers."- t4 T- @% B0 c7 }

" q5 g% `6 ]. o: f( Z! DClick Here for more information on Altera's optical developments,including an upcoming video and white paper.3 i4 x3 E' z* D2 ?4 w/ ^6 S( E

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
11#
 楼主| 发表于 2012-3-10 21:41 | 只看该作者

IBM 展示1Tbps 的并行光收发器

Holey optochip breaks the 1-Tbit/s barrier
; y. V0 \- Z" E, p, {& }- mPeter Clarke
$ v1 I) s; a3 W! E- d/ r3/8/2012 11:33 AM EST7 T. \2 w9 ~4 K( m! `3 Y" K4 B

8 S. I# }, F4 d: ]1 S: dLONDON – Engineers from IBM Corp. have developed a prototype parallel optical transceiver that can transfer data at a rate of one terabit per second. The optical chipset is due to be reported at the Optical Fiber Communication Conference taking place in Los Angeles, Calif.* g: S& W, \3 D1 w
& f! C) m9 I" V4 ^& `
The IBM engineers have drilled 48 holes through the back of a standard 90-nm CMOS chip to allow access for 24 receiver and 24 transmitter channels. The transceiver IC includes 24 industry-standard vertical cavity surface emitting lasers tuned to operate at a wavelength of 850-nm and 24 photodiodes that are flip-chip attached to the optochip. The optical vias are drilled as a post processing step on completed CMOS wafers. The holey optochips are designed for direct coupling to a 48-channel multimode fiber array through a microlens optical system that can be assembled with conventional packaging tools.
: o7 x" ^$ g( @6 h  \) J  i# Q' n1 v* {, J& e! M6 Q% l% L. B7 F8 Q; \6 p

* u7 N! y/ e% Y/ v3 D/ H) d/ v# c) \5 L2 r& w1 C( t
Photomicrograph of the back of the IBM holey optochip with lasers and photodectors visible through substrate holes.  
- f3 e8 _4 E8 v$ i! RThe transceiver consumes less than five watts making the bit transmission energy efficiency among the best ever reported, IBM said.4 Z8 ~( ^2 Z' w, \  M+ @0 z
3 j- o4 C) k' `! g' ^
Parallel optics is a fiber technology that is primarily targeted at short-reach, high data rate communications of less than 150 meters. The technology is expected to find use in cloud computing next-generation data centers
2 I$ T) }- n  G& _- N) l
& X$ J4 X8 L: I9 X1 N"Reaching the one trillion bit per second mark with the holey optochip marks IBM's latest milestone to develop chip-scale transceivers that can handle the volume of traffic in the era of big data," said IBM Researcher Clint Schow, in a statement. "We aim to improve on the technology for commercialization in the next decade with the collaboration of manufacturing partners," he added., s2 ^3 J: J! a* c9 J! J8 C2 G* }

) H" P  U9 b2 m$ x
" @" X; l2 u7 `
5 d" J' `: O3 Y+ o$ X# mPhotomicrograph of IBM holey optochip die measuring 5.2 mm by 5.8 mm

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
12#
 楼主| 发表于 2012-3-10 21:54 | 只看该作者

Reflex 展示8.6T 的光互连背板

SUNNYVALE, Calif.--(BUSINESS WIRE)--Reflex Photonics today announced that it will be exhibiting an optical backplane technology at the Optical Fiber Communication Conference/National Fiber Optics Engineers Conference (OFC/NFOEC) in Los Angeles, California from March 6 - 8th, 2012. Conference attendees are invited to visit Reflex Photonics Booth #2631 during the event to see its latest technology offerings.( B- y) [& z  x2 p9 o( V5 d
  a$ u- |9 {. d( W! z" r9 d
The optical backplane demonstrator uses Reflex LightABLE optical engine technology to implement 864 point-to-point optical fiber links that can provide for more than 8.6-Tbps in a single chassis. The optical fabric has 6 layers of 12x12 fully connected broadcast meshes, giving more than 720-Gbps of bandwidth per line card into the optical backplane and over 60-Gbps of direct bandwidth between any 2 cards at the same time – with ZERO latency.% x+ ?: G2 f" }% C

6 B$ z8 P% T1 x5 _7 t; l, B) w3 w4 xThe overall backplane architecture uses a distributed switching architecture where there are no central switch-cards, and all cards act as a portion of the whole switch. An architecture such as this can be used in conjunction with an existing electrical backplane to increase the total backplane throughput.
$ w7 o$ F% D7 O4 f4 s2 {, ?+ ?  c, V" L4 ]
“The optical backplane can be retro-fitted to most standard electrical chassis, and it is easy to install and maintain, based on standard parts and design principles,” explains David Rolston, CTO. “This demonstrator rivals the performance of all existing standard electrical chassis, but is simple and can target applications from telecom/datacom installations to warehouse automation and production line communications.”
3 m7 e6 w* X; \4 |1 B8 S. a0 D( g3 ^" `$ F  V* u) y
Secondary features of the optical backplane chassis are its immunity to EMI, the low total power consumption (less than 8.6 pJ/bit using Reflex LightABLE modules), and that over 10 chassis can be cascaded together, without line-cards, due to the use of standard VSR multimode interoperability given the nature of the chassis’ optical fabric and front-panel optical connectors.
3 b- r- ~* P* n. _6 ~. V. `9 S: J" L3 u
Reflex Photonics will showcase a variety of other high speed, parallel channel, optical data communications solutions including:
6 w, S" H* D5 Q. h: ~7 E1 [8 ~2 K7 @  U
• QSFP Transceiver – The 4-channel QSFP transceiver provides bi-directional electrical-to-optical / optical-to-electrical connectivity of over 300 meters using a parallel channel, multimode optical fiber cable at 40 Gbps. This 300m reach is more than 3x the distance required by the IEEE standard which will enable very large data center applications at low cost. Each independent channel is capable of 10 Gbps for an aggregate bandwidth of 40 Gbps. The QSFP offers an extremely compact and lightweight solution for 40GASE-SR4 40 Gbps Ethernet, OTU3, QDR InfiniBand™ and proprietary backplane interconnections.# V1 y' q0 S7 K7 R. b4 q
0 |1 b6 B, ?% v& G
• CFP Transceivers – The CFP Transceiver provides bi-directional electrical-to-optical / optical-to-electrical connectivity over distances of over 300 meters using a parallel channel, multimode optical fiber cable with an aggregate data rate of up to 112 Gbps. The Reflex CFP is designed for compliance to the CFP multi-source agreement and to the IEEE 802.3ba 100GBASE-SR10 standard for data communications. The Reflex SR-10 CFP offers a standards based low-cost / low-power alternative to single-mode solutions.
7 e1 x* O2 O, _& [  B1 e% D& I5 z/ E/ N: I- H/ T
• 120 Gbps LightABLE™ – This technology allows engineers to add high-speed parallel optical connectivity to almost any PCB design. The tiny low-profile LightABLE optical engines are easily integrated into a PCB layout and industry standard MT-terminated ribbon fibers attach to the optical engines, carrying high-speed optical data (up to 10 Gbps per fiber) from a few cm to 100 m. A few Gbps to over 1 Tbps of optical connectivity can be directly delivered to an ASIC or FPGA; bypassing the need for optical modules.
7 E  E) P* Y1 `
* r) t* L, E( W. E, h2 t- lLight on Board® - Reflex Photonics’ Light on Board technology provides optically enabled BGA packaging solution for high-bandwidth short reach optical interconnections. Light on Board is an extreme high density, high-speed, optical interconnect solution that offers superior performance at low cost.: x. I/ w. w5 J. `( [+ I0 d, J, k
/ s9 n, @' _9 [2 y  n# @" c

4 c7 _" r* V: P  D: R5 [7 D: K4 g7 F- x! O
The Reflex 10G surface-mount LightABLE™ optical engine features:  g  b% _4 p8 P5 c
12 transmit or receive channels per engine4 j- R" R0 P( ]* z4 k- N6 J
Industry standard MT-terminated parallel fiber connector* k- L3 ~, z$ [* [, l, n5 X
10 Gbps per channel, v1 u% [; J* p3 C5 v
Surface mountable 1.27 mm pitch BGA compatible with standard reflow processes! i3 d. j, x5 |6 J- X- E
Self-contained (no other components are required to operate); w% l' k4 E2 M: `7 Z% x6 f
850nm wavelength; transmission distances of 100m on OM3 multi-mode fiber
. T; J# `3 r* N1 m0 B( W  h7 p3 }Pre-aligned
: B% U# O& y8 @: A4 KRoHS compliant8 y' w9 o4 P. f1 {: e6 M- p
I2C communication interface

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
13#
 楼主| 发表于 2012-5-26 08:56 | 只看该作者

40G 互连,光和电成本相当

索尼于2012年4月公布了新型设备内光布线模块的详细情况。新型光布线模块配备在了索尼的专业摄像机“F65”,以及连接在F65上使用的录像机“SR-R4”中。该模块的最大数据传输速度为40Gbit/秒,可用于4K×2K影像的非压缩传输(图1)注1)。该公司曾在2011年8月上市的笔记本电脑“VAIO Z”中采用了最大数据传输速度为10Gbit/秒的光布线技术,此次是首次用于40Gbit/秒的布线。估计索尼将以此次采用为契机,积极在其他产品群中引进光布线模块。
  M" U; ?8 l- y7 R/ }% l
, Y) E, x- g" s7 t; d* l注1)这是能够以非压缩格式传输10bit彩色、120帧/秒4K×2K影像(29.9Gbit/秒)的水平。 - e. ?: U0 k+ z# ^

; ?! W9 _. [2 j# I1 v无需聚光镜和反射镜
+ M; h* E$ v# {+ {2 Q0 H  ~% J: u. _4 x; M4 a0 k. f" n3 E
  40Gbit/秒的光布线模块是索尼独自开发的产品 注2)。为了能够配备在F65和SR-R4中,“将光布线模块的成本降至与利用电布线基本相同的程度”(索尼的开发负责人)。与采用电布线相比,一般设备内光布线更适于提高数据通信速度、抑制来自传输通道的电磁辐射噪声,但引进成本较高。原因是要求安装光收发元件、对齐光纤的光轴以及提高连接器连接时的位置精度等。
3 L3 j& v6 S" @" f- o1 `
" H; p# A% n7 N6 y( k8 r9 f注2)光学封装的基础研究得到了日本风险企业尖端光子(Advanced Photonics)的协助。 7 e( e5 r$ O) ]/ h% a- J4 n7 R

6 X/ n: T3 ]% T* Q( Q7 K/ i9 `0 k" A- G" G; s7 z

$ e1 |. o0 c9 d8 w& w" a. _' A# W( h# ], n* C7 H8 G4 t1 G
图1:量产40Gbit/秒的光布线模块
* q& A" P6 Y4 K% N索尼已开始量产最大数据传输速度为40Gbit/秒的光布线模块(a)。包括“CXN2006”、“CXN2007”和“CXN2300”三款产品。光源采用振荡波长为850nm的VCSEL(b)。(图由本刊根据索尼的资料制作)
! B% C# D, }4 i* t; k& E: c  因此,索尼省去了光收发元件与光纤结合部分使用的聚光镜和反射镜(图2)。省去聚光镜和反射镜可以削减部件成本,另外由于光轴对齐变得更为简单,因此还削减了制造成本 注3)。 2 T2 Y: q' x  X

, ~5 b3 n1 @3 f9 V! ?, B; I: Q
' ]8 B' @. y3 G& {1 W8 q4 \8 N
3 q/ Z" l  i$ j5 N2 @图2:在不使用聚光镜的情况下对齐光轴0 v( O( B7 i. D0 r" G4 w& U
为削减成本,索尼在没有使用聚光镜的情况下使光纤与光收发元件的光轴对齐。在硅转接板上以倒装芯片方式封装光收发元件,在该硅转接板上设置导孔,插入光纤后固定住,从而对齐光轴。(图由本刊根据索尼的资料制作)
6 ^$ u5 Q. t9 S注3)无需聚光镜和反射镜有助于实现模块部分的小型化
0 Q! H# x% i9 k1 Y* c9 m% j* @6 a8 i( J9 s* F
; B" e1 M4 ]+ o2 l0 F7 z0 U
在模块内采用聚光镜和反射镜是为了使发光元件发出的光入射到光纤中,或使通过光纤发出的光入射到光敏元件中。因此,索尼取代聚光镜和反射镜采用硅转接板,从而使光耦合部的光轴对齐。此次将光收发元件与光纤光轴的偏差抑制在了±10μm以下(图3)。 + h4 z/ ?  l6 U* `# Z+ A( z

- a+ c) s4 V( S6 {5 }
  \1 L" A" j/ P4 }
! z3 I8 A7 [3 o! L4 R& d图3:光耦合损失降至约-1dB以下
! k9 v+ t6 Q" P5 m& _为了在不使用聚光镜的情况下,使VCSEL发出的光顺利入射到光纤中,索尼提高了位置精度。比如,如果光纤与VCSEL的距离在50μm以下,而且VCSEL面方向的位置偏差在±10μm以下的话,光耦合损失可降至约-1dB以下。(图由本刊根据索尼的资料制作)6 V# P4 a' q# k( H7 k+ T
  为了提高光纤的位置精度,索尼在硅转接板上设置导孔,然后将光纤插入其中并固定住。而发光元件VCSEL(面发光激光器)和光敏元件(PD)则分别采用倒装芯片封装,以使发光部和受光部对准导孔位置。
5 i4 t5 \: O; @( ?
2 P/ }* E" Z) V: a$ o3 S- L  导孔的位置精度和光收发元件的安装精度均不到±5μm。由此将光轴偏差抑制在了±10μm以下。
/ C+ F0 z% k4 }( @; ^9 P9 H
/ X$ Y# w: @5 k6 V; [7 i% B: T. |4 b1 ?- W  为了简化光耦合部,索尼还改进了电布线部分的高频设计。原因是与利用聚光镜和反射镜的传统构造相比,省去聚光镜和反射镜后传输通道的寄生电容、寄生电阻和寄生电感会增大。具体发生位置是VCSEL与驱动VCSEL的驱动IC之间的传输通道,以及PD与连接PD后段的放大器元件之间的传输通道。 ; }, m: q6 V" e7 D
# }9 R6 w/ o. B' G9 d
  如果是传统构造的话,一般情况下VCSEL和驱动IC、PD和放大器元件分别通过引线键合连接。而此次则经由模块基板的玻璃环氧树脂和硅转接板连接,由此寄生电容较大。虽然没有公布详细情况,不过可以确定索尼通过应用仿真技术等克服了上述课题。
1 |# p0 \: [5 q( J8 K. }
; \! {% s& {! R改进连接器

/ v8 R( y  q4 D$ p! F- G7 Z2 ?7 u) B' G
  不仅是模块部分,连接F65与SR-R4的连接器也采取了改进措施以提高光耦合效率。该连接器采用将配备光纤等的光连接器与普通“D-sub”连接器融为一体。然而,D-sub连接器向光纤输入输出光时的位置精度较低。因此,光连接器接合面的外侧和内侧分别配备了位置固定用端子(图1(a))。通过外侧端子将位置偏差抑制在±20μm以内,通过内侧端子将位置偏差抑制在±几μm以内。
6 z1 C* }- z0 ]! J7 q) k
" S2 u* J. g7 D  ]  另外,连接器部分的光纤也实施了改进,以提高光耦合效率。对端面进行倾斜加工后,可以抑制光纤端面的光反射。由此提高了光耦合效率。

184

主题

778

帖子

7831

积分

EDA365特邀版主

Rank: 6Rank: 6

积分
7831
14#
 楼主| 发表于 2013-5-10 10:59 | 只看该作者

硅光子技术普及——芯片间互连、小型化、发光技术取得重要进展

本帖最后由 stupid 于 2013-5-13 14:12 编辑
4 e: T4 p" P+ t9 p/ l/ j- J( E4 D, D- M% m9 q
【日经BP社报道】关于在硅晶圆上实现光传输的“硅光子”技术,其实用化和研发的推进速度都超过了预期。其中,日本的进展尤其显著。日本在高密度集成技术和调制器等的小型化方面世界领先,在CMOS兼容发光技术和光子结晶的开发方面的成果也震撼全球。硅光子技术的应用范围有望从目前的主要用途——电路板间的数据传输扩大到芯片间和芯片内的传输。预计这方面的应用将在2020年前后实现实用化。 2 I# K. R9 G% O/ H
9 V% g" a/ }1 M; b6 i0 Q4 A( m9 r
       “硅光子”已经进入全面普及阶段。利用该技术,各种光传输元件的大部分都可以通过CMOS技术集成到硅芯片上注1)。 2 q! P; z" E' l1 d

* a, [4 d1 G6 E2 k注1)目前只有光源还需利用化合物半导体激光元件。
. w$ j0 E, |- s! f1 y. V
, ~% q" C0 Q' @; o4 y" |) l       硅光子技术目前的主要用途是嵌在有源光缆(Active Optical Cable,AOC)*中的光收发器IC(图1)。AOC在超级计算机、数据中心以及通信运营商的传输装置领域的应用迅速扩大,是用于板卡和设备高速连接的光缆。
& B. Y; O' v  y  j! U* l* c% @- N# P! K2 i0 N

5 N0 t% s; Z9 a/ W/ Z& k/ s1 ^* D0 w' s: p$ }; X
图1:光传输的应用范围将从板卡间扩大到芯片间,再到芯片内
7 F1 {8 `# \! z本图为最近和不久的将来的光传输导入领域。名为AOC(有源光缆)的服务器板卡间通信技术大部分都是利用硅光子技术的光传输。预计今后芯片间传输、CPU内核间以及CPU内核内的全局布线等也将利用光传输。(摄影:(a)为美高森美公司(原卓联半导体),(b)为Luxtera公司,(c)为阿尔特拉)" B0 K5 N8 T2 u5 T' q9 b& I( V
9 A3 k( e4 c* Z. V7 o
*AOC(Active Optical Cable)=带光收发器模块的光缆。由于耐久性和可靠性高,在2008年前后,这种光缆在高性能计算机市场上的需求开始扩大。调查公司Global Information发布的数据显示,2011年AOC的全球销量为30.5万根,销售额为7000万美元。该公司预测,2016年的销量将达到78.6万根,销售额将扩大到1.75亿美元。
  q8 P4 e' i, r1 m) t* a& _& A. c/ f2 X) t1 K# o
       硅光子之所以能在AOC用光收发器领域取得这样的成绩,是因为可以通过量产大幅降低成本,这与采用CMOS技术的半导体产品一样。而以前的AOC采用的是基于化合物半导体的分立元件,价格较高。 7 [% J7 h2 @  k  `0 ?+ w

7 E  R( k: D$ x! I以风险公司为中心的市场将发生变化
( h/ A$ M2 Q, U( H" E0 a7 |/ y0 X8 e8 B* N1 E, X* T
       开拓该用途的是美国加州理工学院成立的风险企业Luxtera,以及同为风险企业的Kotura公司。2008年前后开始量产的Luxtera于2012年2月宣布,“已售出100万个单位通道传输容量为10Gbit/秒的光IC”。Kotura也于2013年2月宣布,“光IC的销量较上年翻了一番、相当于6万通道/月”。从这些出货量数据来看,这两家公司的产品占了AOC市场的相当大一部分注2)。 0 z% v' g5 z3 R- B

8 E8 q& [0 V9 v/ [4 x$ `$ W注2) Luxtera与飞思卡尔半导体和意法半导体开展合作,Kotura与甲骨文等企业在技术开发和制造方面开展合作。 . u! U1 \( e* i9 M8 O1 i8 F9 G% {
, P8 g8 K! U3 j* _( a
       不过,该市场将迎来巨大的变化。因为思科系统和英特尔等企业相继涉足该市场。在今后将形成市场的100Gbit/秒传输容量的AOC中,预计硅光子将掌握主导权。 7 ~9 N' z; A) a7 ?  [" R

' K# K+ \! c9 h+ B" i$ m- {6 E       思科的动作非常迅速。该公司2012年2月斥资2.71亿美元收购了风险企业Lightwire,同年10月发布了基于硅光子技术的、支持100Gbit/秒的光收发器规格“Cisco CPAK”,2013年3月发布了安装有该规格光收发器模块的传输装置。 0 O* }8 G6 t) g8 x  ]0 D

8 O9 D2 N' x, ]( r       英特尔也于2013年1月发布了采用硅光子技术的AOC,该产品支持脸书主导的数据中心行业标准“Open Compute Project”。
. g# q. d8 E% F6 K  F6 [9 W3 ?$ _6 b
) K6 B. t" s$ O芯片间光传输大势所趋
5 Y) r  w5 f6 `8 z' x0 B: P, o
# Q4 l' \. V+ M$ h) |       预计硅光子市场今后还将日益扩大。肩负AOC“未来”的市场已经初现端倪。AOC主要用于“电路板间”的大容量数据传输,而今后,电路板上的微处理器之间以及微处理器与存储器之间等“芯片间”用途将实用化。IBM和英特尔现在正在推进开发,目标是将其用于2020年前后的超级计算机和服务器。
) b2 A+ \; U7 X1 c$ C5 w0 M" i4 ^2 v8 M* n/ ~) t" N
3 B* F3 ?2 K9 O9 e3 k

' A  `  w  A1 l2 U* y; Q( g图2:光传输和电传输的低耗电量化以1cm为分界
5 N4 I8 _2 c2 Z& x4 n1 W6 R  |如果传输距离在1cm以上,目前的光传输技术的耗电量小于电传输。光传输的耗电量主要是光收发器的电光转换以及光电转换消耗的。最近大幅减小了光收发器的尺寸,因此耗电量也减小了。       
* Y' J1 u# o8 c) e& l5 q- Z& o* H; V# c8 i. v) X  \9 X
光传输的应用始于长距离通信,之后其用途扩大到了短距离通信,取代了电传输。在这一点上,采用硅光子的光传输也是一样。预计将来微处理器内部的“CPU内核间”的数据传输也必须要利用硅光子技术。
3 w: S" i3 _5 ?$ c9 y2 Q6 I3 {# U/ A. f
       最近,硅光子技术在芯片间的应用有了眉目,这主要是因为,利用硅光子制作的光收发器的耗电量降低了。一般来说,电传输是距离越短,所需的电力越少,而光传输即使距离缩短,电力也不会降低太多。因此,二者以耗电量相同的传输距离为分界点区分使用。最近,利用硅光子的光传输和电传输在传输距离为1cm时的耗电量基本相同,因此,在比以前短很多的距离间也有望利用光传输(图2)。 . F( q! ?* _2 z" [( A; H1 y

, j8 I; I; b1 M  ^* ^       比如,2013年3月IBM利用硅光子技术开发出了耗电量为1pJ/bit的光收发器IC。预计电传输的最低耗电量在传输距离为1cm时约为150fJ(0.15pJ)/bit(图3)1)。虽然还有好几倍的差距,但如果只限于光传输的各项功能,耗电量比IBM的试制品小2、3位数的技术也已开发出来。
3 V! X5 C8 U$ J% H( I- g) i# b
- o) B, h( [( w: S! d
7 c8 l1 \9 V; ^2 H ' Y! a0 K' h0 r) z% T/ O- m
图3:在不远的将来,微处理器内核间的传输必然要采用光传输
& t7 R9 u, |2 L9 c9 D5 p; k本图为微处理器的CPU内核间传输等的电传输技术和光传输技术的耗电量。今后的高性能微处理器光凭电传输将无法实现耗电量的要求条件。而在距离为1cm的传输中,光传输的耗电量与电传输基本相同。还出现了各部件的耗电量比电气方式大幅降低的例子。(摄影:IBM) 0 s8 Z# C5 W, h+ s: C6 X

8 z& }% e0 _/ d1 v) n! {  U5 T       在用途方面对硅光子光传输的期待也越来越高。随着以提高微处理器速度为目的的多核化和众核化的推进,必须要大幅增加内存带宽和CPU内核间的数据传输容量。但多核化会导致CPU内核间的传输距离增长。而且,传输容量必须扩大到与内核内的全局布线相当的程度。对电传输而言,条件越来越苛刻。而对于正处于发展期的硅光子光传输,今后其耗电量还需要大幅降低。3 M6 B$ t+ X8 _$ F# U0 W; t

4

主题

141

帖子

2159

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2159
15#
发表于 2013-5-10 13:24 | 只看该作者
科技进展如此之快!压力山大啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 05:40 , Processed in 0.080549 second(s), 36 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表