找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 643|回复: 11
打印 上一主题 下一主题

请教几个FPGA的问题....请大家进来看看

[复制链接]

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
跳转到指定楼层
1#
发表于 2013-1-11 09:11 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
第一:FPGA有复位引脚(RST)么?需要连接复位信号么?- B$ }9 e" a3 [, J( w+ l6 z; P
第二:FPGA连接DDR2,要接到DQ信号上还是DQS信号上?还是说随便接IO就可以?8 ^) |* D1 K- o; a8 Z3 s
附上Cyclone IV引脚说明一份,请大家指导我一下..., P) C) G5 Y' u5 Y8 m  g
PCG-01008.pdf (172.89 KB, 下载次数: 28) 1 {8 S8 e6 ~* m% g) |4 r5 y, H
也请和我一样不明白的朋友帮我顶起~~~
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

11

主题

94

帖子

693

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
693
2#
发表于 2013-1-11 09:21 | 只看该作者
1.FPGA本身没有复位引脚,但内部系统需要复位引脚,因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。
  M4 H. ~6 a2 @+ U. q! y2.DDR2是不能随便接的,DQ和DQS都需要,是成组出现的。8位或16位DQ需要一个DQS。(数据线)

8

主题

96

帖子

1342

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1342
3#
发表于 2013-1-11 09:24 | 只看该作者
楼上仁兄解释1不敢苟同

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
4#
 楼主| 发表于 2013-1-11 09:54 | 只看该作者
popcup512j 发表于 2013-1-11 09:21
( X5 E0 [$ e- F" v$ _5 K6 u1 C% u1.FPGA本身没有复位引脚,但内部系统需要复位引脚,因此需要内部设计时将复位引脚分配到FPGA的外部引脚上。 ...

$ X. C/ o: @  O# O1、按照你的说法就是复位引脚没有专用的,自己指定就可以对吧?7 k6 l; w  b. e. I; y9 i
2、DQ和DQS不能随便连接IO,要连接到专用的DQ、DQS功能引脚上对么?

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
5#
 楼主| 发表于 2013-1-11 09:55 | 只看该作者
xin_515 发表于 2013-1-11 09:24 ! s( j' x7 k% J2 F
楼上仁兄解释1不敢苟同
+ W! g% N, P- \% o4 k& i
那请问你有什么不同的看法么?麻烦把你的想法也说出来供大家参考学习一下可以么

11

主题

94

帖子

693

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
693
6#
发表于 2013-1-11 09:59 | 只看该作者
有看了看资料,我回答的第一点确实有些问题。
+ U* X2 t) r# O; q; N想要FPGA本身重新加载的话需要控制DEV_CLRn引脚。2 S8 ], B/ b" F- h8 h* C
因为长期用altera的官方配置电路,这部分没有深入研究。# g5 b3 \& u0 x- v" S" l
所以想当然回答了。

评分

参与人数 1贡献 +5 收起 理由
xiaoyunvsmm + 5 谢过~~

查看全部评分

11

主题

94

帖子

693

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
693
7#
发表于 2013-1-11 10:02 | 只看该作者
本帖最后由 popcup512j 于 2013-1-11 10:11 编辑
' o( j1 [) r2 s; X/ r1 C- ^7 Y
xiaoyunvsmm 发表于 2013-1-11 09:54 - Z& S. p0 z: _% O8 l5 Y- g& U
1、按照你的说法就是复位引脚没有专用的,自己指定就可以对吧?
* e$ Z" R* c7 \+ A; W9 l2、DQ和DQS不能随便连接IO,要连接到专用 ...

# J6 p* j, q* V& r6 ^+ y, v( Z' ~2 j9 F
7 j( ~" i: X" e- }如果说,不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。
: ~: r' p: v7 W4 B9 G! B$ Q如果复位的同时还要加载FPGA的硬件,那就需要控制配置部分电路,DEV_CLRn这个引脚。8 ]- q8 v$ a* c
DQ和DQS确实不能顺便接。最好还是能有project编译一下,看看能不能满足时序。

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
8#
 楼主| 发表于 2013-1-11 10:14 | 只看该作者
popcup512j 发表于 2013-1-11 10:02 $ w" A/ p5 K0 S+ Z
如果说,不是重新加载FPGA硬件功能的话只要分配一个引脚就可以。4 ?9 M4 A* I; K! T1 f, P- R8 h! @; [9 D
如果复位的同时还要加载FPGA的硬件, ...
( a6 h0 a; ~7 S0 M' {% t: ]% T
对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~

11

主题

94

帖子

693

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
693
9#
发表于 2013-1-11 10:22 | 只看该作者
本帖最后由 popcup512j 于 2013-1-11 10:24 编辑 - I3 i9 E2 R- \
xiaoyunvsmm 发表于 2013-1-11 10:14
& ]. [: u1 D; n& Q& j对了,我还想问问,DDR2的地址信号不用接在DQ专用引脚上对吧?呵呵,谢谢~~

2 r& s% J4 ?9 z2 Q* E9 d- H4 A0 I+ |
) J2 q" ]0 r  e" n/ U那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满足时序要求不。0 r8 `9 I7 p( i0 c' q) G) [5 }
你可以到altera官方网站上下个开发板的包,里面有原理图和PCB版图。9 F. V5 S( ^& N* _/ N
你可以参考一下。

49

主题

324

帖子

1303

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1303
10#
 楼主| 发表于 2013-1-11 10:34 | 只看该作者
popcup512j 发表于 2013-1-11 10:22
  t- u4 Q* _7 b, Z6 f那个是没有这种特殊的要求的。但是不要和数据引脚太远,尽量在一个bank内。最好做个project仿真一下,满 ...

; ~( F$ ~5 n6 p& O+ k+ x好的。小弟刚涉及这一块...不懂的太多~~

11

主题

94

帖子

693

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
693
11#
发表于 2013-1-11 10:37 | 只看该作者
那一定要仔细看看你一开始上传的那个文档。& U* H) H2 E* J  ?
另外,去altera下个开发板的资料包看看,会有很大的帮助。

49

主题

228

帖子

429

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
429
12#
发表于 2013-1-11 12:18 | 只看该作者
复位应该没什么要求,接到复位就好。9 ^" B6 e3 D  I8 K2 O- z7 ~
DQS要接到GC或者CC比较好,DQ一组线尽量接同一组IO,做到timing的匹配
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-9-20 21:32 , Processed in 0.065758 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表