只需一步,快速开始
扫一扫,访问微社区
44
190
464
三级会员(30)
您需要 登录 才可以下载或查看,没有帐号?注册
下载资料威望不够?点击查看获取威望的N种方法>>
举报
70
331
1237
四级会员(40)
4
36
795
64
406
1855
14
119
1304
0
50
1308
42
68
450
蝶泪之舞 发表于 2012-11-20 11:11 4 d9 C0 n" S9 l7 E* H1 }晶振距离cpu近点要好,因为这样才能保证走线(要走成差分线)最短,晶振下面的相邻层不要有信号线穿过。。。 ...
ly04t 发表于 2012-11-20 14:55 ; w* a: x) ~# ?: ?7 ~那如果是六层,比如 top,GND,midlayer,Power,GND,bottom。那么晶振下面的midlayer是否能布信号线?
蝶泪之舞 发表于 2012-11-20 14:57 # ?6 q/ V9 F! u, b+ h, v% C% V 隔一层是可以的,主要是其相邻层,避免其干扰~~~
ly04t 发表于 2012-11-20 14:55 ; v, ] h$ Y# c- d$ m9 g o' Z a 那如果是六层,比如 top,GND,midlayer,Power,GND,bottom。那么晶振下面的midlayer是否能布信号线?
ly04t 发表于 2012-11-20 15:09 2 B$ M$ D1 ^4 `) t 想问下你们的电源线一般是怎么画的。比如有个3.3V 600mA的电源线,布线是多宽,布线宽度这个根据什么定?
17
201
3681
五级会员(50)
ly04t 发表于 2012-11-20 15:09 5 d: C$ D# P, e3 j5 ?想问下你们的电源线一般是怎么画的。比如有个3.3V 600mA的电源线,布线是多宽,布线宽度这个根据什么定?
vincent_xiao 发表于 2012-11-20 15:19 ( h) i( t- H, n' Q晶振的走线长度最好不要超过1200mil
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
微信登录
关于我们|手机版|EDA365 ( 粤ICP备18020198号 )
GMT+8, 2025-1-10 15:06 , Processed in 0.084033 second(s), 36 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050