高速背板传输线及过孔仿真

karen842 · 发表于 2013-1-9 14:13

您需要登录才可以下载或查看，没有帐号？注册

x

现有一款差分线长40in的背板
想要仿真提取板子上此差分线的S参数及阻抗
在wizard中建模，使用deembed，拉长到40in
但是出来的损耗非常大
该从哪里着手改善呢？
由于使用的deembed，在40in走线周围没有地过孔作为回流路径。
具体情况，如下：

karen842 · 发表于 2013-1-9 15:59

beyondoptic 发表于 2013-1-9 15:46
2 g% Z0 f! e$ {6 D f& g在HFSS中deembed太长了不准确的，你的40inch太长了$ |3 r# O* [0 R! s
貌似前阵有转么讨论过，或者去看help文件

那碰到40in长的高速背板，要提取S参数做级联仿真
你怎么做？

beyondoptic · 发表于 2013-1-9 15:46

在HFSS中deembed太长了不准确的，你的40inch太长了
貌似前阵有转么讨论过，或者去看help文件

beyondoptic · 发表于 2013-1-9 16:53

比如你可以先提取5inch的走线，把两个串接起来就是10inch，依次类推。最后加过孔的S参数。
designer貌似可以把几个S参数串接成一个，不过这个功能我没有用过。

这个办法应该是比较笨的方法，不知道其他人有什么好的建议？

karen842 · 发表于 2013-1-9 16:56

beyondoptic 发表于 2013-1-9 16:53
. T" u- v& |% E3 d比如你可以先提取5inch的走线，把两个串接起来就是10inch，依次类推。最后加过孔的S参数。2 {/ d& E! C- u1 \) n, k& b
designer貌似可 ...

这个级联也行，但是需要在这些走线周围加地过孔吗？
分段仿真，是孔+线孔+线孔+线
还是：孔+线+线+线

beyondoptic · 发表于 2013-1-9 17:07

karen842 发表于 2013-1-8 20:56
. p& D+ a3 S. |3 |1 [这个级联也行，但是需要在这些走线周围加地过孔吗？: S! ]) M, t. Z2 [ `0 m3 [/ r
分段仿真，是孔+线孔+线孔+线
/ l" V- C9 B/ i+ `还是：孔+线+线 ...

这个要根据你实际走线来吧，什么时候加线什么时候加工按照PCB板子来啊

yuxuan51 · 发表于 2013-1-10 08:43

不建议用HFSS仿真过长的均匀传输线，可以用SIWAVE等软件提传输线，孔用HFSS提，最后级联，想改善总得先保证仿真结果的准确性。

gavinhuang · 发表于 2013-1-18 09:34

用SIwave 仿真长的线就应该不会出问题，画的时候也简单！过孔也可以直接加啊！

		自动登录	找回密码
密码			注册

[Ansys仿真] 高速背板传输线及过孔仿真