本站微信 收藏本站 设为首页
 找回密码
 注册

QQ登录

只需一步，快速开始

扫一扫，访问微社区

巢课
电巢直播8月计划
EDA365电子工程师网»技术社区 › 电子技术社区 › Allegro&Orcad PCB论坛 › Cadence Allegro教程资料区 › allegro 怎样让FPGA的PCB的效率高起来？
返回列表 发新帖
查看: 521|回复: 0
打印 上一主题 下一主题

allegro 怎样让FPGA的PCB的效率高起来？

[复制链接]
endysmie

1

主题

3

帖子

11

积分

二级会员(20)

Rank: 2Rank: 2

积分
11
跳转到指定楼层
1#
发表于 2012-3-2 23:42 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您！

您需要 登录 才可以下载或查看，没有帐号？注册

x
从去年九月份开始用Cadence，到现在画了几个板子，习惯了以前的designer,在pcb中的随意性，想怎么改网标就怎么改' Y! H. R' P: J2 D
而allegro中就有点那么的费力了，特别是在做FPGA的时候，特别麻烦和费时。。。。。也试过在在库中添加属性，在allegro中用SPIN的功能。。。。。但是还是很麻烦
4 y+ h& I# z: a/ g. M7 B1 [4 ?刚在论坛上看到有达人介绍了一种FPGA System Planner(FSP)的，但是是16.5版本的
3 m- Z2 ~7 `4 f& p大家有么有用的是16.3  能比较很好的解决这个问题的？
5 B6 C. v( z  U. _; K3 U$ x8 Q
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持！支持！ 反对！反对！

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-15 10:47 , Processed in 0.058828 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表