|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试
' _# X$ L. B! i1 {6 `0 a6 L" u z1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
* z- @5 n( `: @3 P' H! J2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
" a* ]% x! _" B0 Q& ?7 i# Z* }* H3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口." S. |1 p0 D" B7 [$ Z8 n
4.单击"close",关闭对话框.
' F- ]' g2 s/ @" |( i P5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.+ p8 l' m0 F: G
在netlist栏选择"capture"直接转allegro的netlist路径;
% E2 O/ A, j0 v/ v在"output"栏选择要输出的rename的文件路径.
, Y, p1 Q9 V2 D6 Y; `bank annotation 两个选项都选上.7 q$ E* J9 r' r& P
6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
