|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试- \ a% ~$ h. Q# y5 j$ O
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
8 v7 W T: L- W7 Q) H2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件./ c7 W0 b3 I9 u8 d8 ~
3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.1 H9 _ o/ _* N% I+ K# g: s
4.单击"close",关闭对话框." V; k( z0 h# J, n2 d; }* d
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.7 x! Y' Q6 F; ?+ w) W0 o
在netlist栏选择"capture"直接转allegro的netlist路径;
5 c( L2 p3 U) f1 j% x5 q r% d在"output"栏选择要输出的rename的文件路径.
% a4 m8 U" G4 q; H% r+ [bank annotation 两个选项都选上., K9 X7 g3 V( k* E9 x/ d
6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
