pads layout 规则设置的问题

jerrylwb2011 · 发表于 2013-8-2 17:42

您需要登录才可以下载或查看，没有帐号？注册

x

在layout中设置全局安全间距的时候，假设我统一设置为15mil，但是碰到某个芯片的相邻引脚间距只有10mil
如何设置规则，使得在“verify design”间距检查的时候，软件不对这个特定的芯片出错误信息？

whylove0707 · 发表于 2013-8-2 17:49

到高级规则net里面设置，你试一下

jerrylwb2011 · 发表于 2013-8-5 12:26

whylove0707 发表于 2013-8-2 17:49
, u# q% p0 N7 q% c' C到高级规则net里面设置，你试一下

请问是对该芯片的所有引脚的网络规则进行设置吗？

wpc4208211 · 发表于 2013-8-5 13:30

jerrylwb2011 发表于 2013-8-5 12:26
4 {- u5 T: q+ F$ ? |请问是对该芯片的所有引脚的网络规则进行设置吗？

在元件规则里设置。

		自动登录	找回密码
密码			注册

推荐内容 /1