找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1462|回复: 12
打印 上一主题 下一主题

还是关于DDR的问题

[复制链接]

40

主题

204

帖子

1516

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1516
跳转到指定楼层
1#
发表于 2008-9-13 20:09 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
我的8层板的DDR和CPU连有10R的电阻  SDA0到SDA31 有些中间接了10R电阻  DDR不是要等长 误差有400MIL是允许的  但是加电阻怎么解释 而前不是全部都加了  难道是阻抗匹配  高手能解释一下不
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏 支持!支持! 反对!反对!

1

主题

82

帖子

-9916

积分

未知游客(0)

积分
-9916
2#
发表于 2008-9-14 10:33 | 只看该作者
我画的板上 用的是100R的排阻 不过也不是太清楚 起什么作用  可能是限流吧?

8

主题

304

帖子

1677

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1677
3#
发表于 2008-9-14 15:44 | 只看该作者
是不是高频抑制方面的考虑呢?

0

主题

224

帖子

1749

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1749
4#
发表于 2008-9-15 23:29 | 只看该作者
这要看DDR的类型来说,如DDR2:
# i" l9 W$ G/ J; {3 C& x( Z6 L. ^如果是AMD的芯片组那是全部都有串电阻(靠CPU端则是SO_DIMM,靠DIMM的那是台式机用的),那是用来做阻抗匹配的。; ~+ v; _! c1 j7 s1 w4 f
如果是intel的那是接在DDR那头,是上拉电阻。数椐线是没有的,Command和Control线才接。
! h9 `; D) d; yDDR1和SDRAM==电阻的用法是不一样的- Y# V% O- ]2 t4 [& x! F
如DDR2有好多电阻都做到内存上了

8

主题

91

帖子

1783

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1783
5#
发表于 2008-9-16 08:47 | 只看该作者
源端端接,应该是用来减少反射的!
Allen 该用户已被删除
6#
发表于 2008-9-16 12:15 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

15

主题

138

帖子

1034

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1034
7#
发表于 2008-9-16 14:34 | 只看该作者

为什么INTEL的没有呢?

原帖由 hunanwuxi 于 2008-9-15 23:29 发表 0 K# s; K3 o' K) o" d/ _$ O0 k
这要看DDR的类型来说,如DDR2:
4 r$ C- l" E1 s, j如果是AMD的芯片组那是全部都有串电阻(靠CPU端则是SO_DIMM,靠DIMM的那是台式机用的),那是用来做阻抗匹配的。+ M! n* T* `  f3 _$ Z
如果是intel的那是接在DDR那头,是上拉电阻。数椐线是没有的,Comm ...

; ]/ V+ F2 G. r/ F" E5 O( L
3 `* ?: O$ w- m9 x9 p我也看到intel的主板上没有串联匹配电阻,为什么?难道intel内部已经做了匹配?

40

主题

204

帖子

1516

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1516
8#
 楼主| 发表于 2008-9-16 16:13 | 只看该作者
加问一个问题 我的DDR 2个 并联 DDR的地址线是复用的  也就是说12位地址线要等长  而我的DDR中间全部加了电阻 从CPU到电阻  再从电阻到两个并联的DDR  的连线要等长把 允许误差是多少
Allen 该用户已被删除
9#
发表于 2008-9-16 17:34 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽
Allen 该用户已被删除
10#
发表于 2008-9-16 17:34 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

15

主题

138

帖子

1034

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1034
11#
发表于 2008-9-19 21:10 | 只看该作者
原帖由 Allen 于 2008-9-16 17:34 发表
3 _6 z0 J9 J0 @6 O1 a" d4 u) _5 j8 v1 F3 \! a5 |. ?& Z4 A
有些已经被集成到IC里面去了。

2 r- D/ d& Z+ f9 ]2 x3 i) B4 p8 I
; H# g9 u+ M7 x3 {" R$ m可能是集成到北桥内存控制器了.

1

主题

47

帖子

-8935

积分

未知游客(0)

积分
-8935
12#
发表于 2008-9-23 17:21 | 只看该作者
DDR2 集佶墼到 DDR2 DIE 内部   有程序自动调节

40

主题

204

帖子

1516

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1516
13#
 楼主| 发表于 2008-9-24 12:30 | 只看该作者
关于我的DDR的地址线加10R电阻的解释,我问了设计电路的工程师,不懂,解释如下:
" [/ g' R: Y  Q0 E$ E* w" L能有效的消除数据线上的尖峰波,大概就是抑制高次谐波把,还有能消耗地址线上震荡引起的来回电流,  大概就和我们的振铃现象一样把,就是地址线上的电流要消耗在这个电阻上  这个解释不和比配电阻一样吗 我表达的不是很清楚 因为我也没听懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-12-25 15:53 , Processed in 0.066592 second(s), 39 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表