|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
用pads不是很熟，别人画好的logic和layout文件，在我电脑上打开后不能在logic里用“layout/router link properties” 功能，compare PCB后报错如下，应该是我的电脑里没有这些封装;
7 {$ P7 K+ ?( U% n+ ?2 s5 s; b1 p请教：怎么样把画好的logic和layout文件里的封装（PART TYPE, CAE, DECAL）保存到我的库中，一个一个点“Edit decal”再保存的话太麻烦了，有没有快速的办法。期待高手。
, `" a. n$ I# G$ m4 L* h T8 x' K( Z1 R7 Q3 L
1 {( V# ]% J6 k- K# d! y- w
- ?/ d: A) |, d9 p/ g9 vPCB Net List Errors Report - xxxxxxpcb.sch - Tue May 25 08:52:38 2010
/ k' ^. L. S0 B- `% z& f* I, D7 w----------------------------------------------------------------------------------2 _; V' ]: B. j H: M% N3 ~3 T+ z
Design to Library Part Consistency Check3 M* b$ ^' }1 V! p# n
----------------------------------------
9 z! o. ]' L2 |" I) t. HPart Type Z8HM2-I not found in Library - not able to check following parts:3 C- d; f( p5 ]' U
U1.! n+ Q* d: s' @
Part Type L0402 not found in Library - not able to check following parts:
% h- A: @$ ^4 e: J L2 L40 L1 L3 L4 L5 L6 L31 L7 L8
. D" p6 y( ~' k; w L53 L52.
* p+ K5 @0 o R9 y6 e9 F# c.) x$ T4 ?1 F, j
.
, [. }2 Y3 | H! Q) j.
6 M9 x, o/ A8 m% K9 O( u. x' X+ u. c/ g; q- e! ]
Single/Zero Pin Net Warnings
% u3 Q: M) L8 W' z$ k----------------------------
$ M- W+ r9 [6 gNet ANT has less than two pins in PCB net list file.- A( E0 P1 D% ^
Schematic Connectivity Errors
{8 R* I) g, s ?-----------------------------. q8 a0 |1 [( s7 [. L
Subnets with Off-Page Reference to no other Subnet
$ ` I4 T6 y, g# SANT
( c/ d7 V* u _, V% bZI2121 X13260 Y4810 |
|
/1 
发表于 2010-5-25 21:20
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
