|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
微信公众号 | 高速先生
! c# q4 |% w9 t" A- _1 s5 h& `文 | 姜杰
# `+ |0 h G9 c4 ~3 V0 Y" [' P: H* p, [* x
4 G- R5 {# ]$ H) n不走寻常路的电流是PCB设计中的“刺头”，有时明明给它铺好了阳关道，它却偏偏要走独木桥，让人欲哭无泪。
1 o+ T+ F; }9 L% A' }![]() 就像高速先生之前遇到的一个案例，电源输出过孔排列的整整齐齐，虚位以待，电流偏偏舍近求远，就挑了几个你意想不到的过孔硬刚到底。( |) C3 ?/ }0 q3 E$ n ]- U2 u( S
![]() 供电模块VRM与用电端SINK的相对位置如下。4 `, u6 Q2 k' r. \. ?
" d; V0 l/ m! a' N![]() 其中，VRM采用DC-DC开关电源，DC-DC外围电感L5电源输出管脚附近的过孔分布均匀，内圈过孔与管脚的间距d1=d2=d3（局部放大图如下）。- `, J, P2 b4 x+ ?/ T, [
( L: e# P8 M0 K5 |% @
![]() 看起来似乎没啥毛病，按照预期，电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过，再一想SINK端与VRM端的相对位置，有些朋友开始犯嘀咕了，电流都是喜欢走捷径（电阻较小的路径）的，那么，离SINK端更近的左下方的过孔通流会不会多点呢？高速先生一开始也是这么想，但是仿真的结果却让人大跌眼镜：过孔电流分布图显示，在电流流向的反方向（白色方框区域），有几个过孔通流较大，这是怎么回事？！( v! [& I( M* Z/ L* a& M
, L; I; ]" Y( C; V![]() 打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流，发现过孔通流除了与电源输出管脚的间距有关系，似乎与过孔阵列的缺口方向也存在某种神秘的关联。# `4 u; i& X1 A n
& B, i, r( U; _. m- @5 C! L: b
- x8 a& B" R8 @2 ~% H$ ]6 P- V* L' S# g
大胆假设，小心求证，困难看淡，说干就干。先把模型简化，删除板上其它器件和走线，保留内层电源、地平面的连接，同时，将VRM用一端电源输出、另一端接地的电容代替，调整VRM与SINK的相对位置。简化后的模型如下。
% B" Q+ E V- a- r- U0 D ^) S9 b) a# B![]() 简化模型的VRM端过孔电流分布已初露端倪，似乎能看出点趋势来了。
R( H8 i( x+ X+ |6 w# n% K' |$ J; k9 c7 F
![]() 为了能进一步说明问题，我们继续调整过孔阵列的缺口方向，比较过孔载流的情况。
- J! G( C3 B6 {! x! @& [( {. ]3 q0 D" l' G+ h, M3 N7 ?+ a
![]() ![]() 只看阵列缺口对称时的情况似乎还不够全面，那就再看看不对称时的载流。
$ f1 f' k" p; G
% x$ Q+ p2 V) ?5 j![]() 想必各位已经看出规律了：在电源输出过孔与管脚间距相同的情况下，最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢？6 I) k% H) {, R' L- G) ?& g6 e
# }- r5 X7 m) ?
! G9 B0 z4 Y/ ~& B: ^9 s' n
, D u( o" U5 ~0 w8 _" }2 `' I不妨再来看看电流密度图。以左侧的电源输出管脚为例，一开始电流以管脚为中心向四周均匀发散，对于有过孔分布的三个方向，电流会迅速找到最近的过孔，流向内层电源平面。而从过孔阵列缺口溜出来一部分电流，遭遇大概是这样的：出发时扫眼一看，一马平川，前方全是铜皮，没有过孔挡路，好嗨哟，跑着跑着发现没路了，不知谁喊了一嗓子：“此路不通，拐啦拐啦！”于是，逃窜出来的大部分电流又猛打方向，掉头钻进了离缺口最近的过孔。
! o5 S" I0 { V* f9 l![]() 这么一折腾，出现阵列缺口附近过孔载流最大的现象也就不足为奇了。0 W3 \+ {# ]! A
& F& ^; G! G5 G* x![]()
8 H- t- n" P6 v1 v8 d6 g
& I G; u: { O- I6 X9 n @$ s— end —
D$ ?5 B, H3 O1 C& k- w/ R/ J4 A2 F+ p3 e* [ L
本期提问3 [" S% n- M s6 u8 U
' r8 J; C( v3 J) ?, E! C( l* G
保持同样的过孔间距，阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢？
! w& h& b2 m% I4 N, n2 {![]()
! X0 d" `2 h1 b* W6 f# O$ v
# Q, U5 A- C/ G. S6 ~
& y' ]$ S6 _ i- b$ y% ?' F b/ x; i5 U. \9 f2 ]
) e; [* s8 n8 o0 a# `
" N# l) T7 ^) |6 e1 B5 z F" e! w( i+ J! k4 i) Q/ D) A& X
+ t1 h* f. t' O7 }
————你可能错过的往期干货————# J+ h# {1 U3 J8 m5 k* R
$ x0 P% Z' |) k( g" q/ Y![]() 没空间啦，我能不往板边走线吗！$ q; y h9 o3 ?; j
![]() 宝藏文，高速先生所有原创技术文章，戳戳戳！0 M* R* x! { ^
: h7 E1 ^/ N, K3 H- P& l. E
; Z2 A, a+ H) O# b% u回复数字获取往期文章。（向上滑阅览）
6 k# u8 Y' t- R
. B2 h- s3 R t [. j9 k回复36→高速串行之S参数系列* {' u9 D/ O1 B* b4 i+ d
回复35→高速串行之编码系列
4 H8 a }% z4 ^8 |0 c: p/ D4 ~. N回复34→高速串行之S参数-连接器系列; E# B7 @; _, s! b1 e& [% C/ R, [; x
回复33→高速串行简史系列
7 ^7 H- D/ j) D! R4 k3 C回复32→电源系列（下） A' o: B7 w7 B/ E r% N
回复31→电源系列（上）1 P6 _7 n5 t4 I2 Z/ q
回复30→DDR系列（下）6 h# s9 _2 d" ]+ X8 o) t, c$ {
回复29→DDR系列（上）, }. s- ]6 Z# u
回复28→层叠系列（下）
! l/ P. ]) P6 L" C回复27→层叠系列（上）+ ^3 e. L% v* D& n
回复26→拓扑和端接系列（下）
2 s! `( w* H- `7 `8 | }回复25→拓扑和端接系列（上）
! o& s& ~+ [" M回复24→反射详解系列文章
. O# S4 J. _, C4 ^' d" r回复23→阻抗系列（下）, s* |) u* O: G/ _' H0 B# u, m1 H+ d
回复22→阻抗系列（中）
7 u7 [' [% V7 C! ~回复21→阻抗系列（上）, I+ L$ [% o. g' A
回复20→绕线与时序
, u" D3 V) o! U* j8 N回复19→SERDES与CDR系列
" d, } f+ t! K0 l5 A回复18→既等长，为何不等时系列( b1 Q; \& J! J% G
回复17→cadence等长处理&规则设置
* G6 |& c& N( b& }' G' d回复16→DDR时序学习笔记系列
: y$ c! G& O; u回复15→串行系列
, d9 z, O1 k' ^. q! J- h回复14→DDR信号完整性仿真介绍系列
: n B6 ?% m x9 c! Q回复13→PCB设计技巧分享一二& v+ E9 T+ D6 U4 |7 O5 f
回复12→高速设计三座大山
7 F* K4 p7 g2 j# r3 h6 O回复11→PCB设计十大误区-绕不完的等长系列+ _2 b; C6 ?! E# }
回复10→PCB设计十大误区三! ]2 k9 u) `7 q+ P1 H
回复09→DDRX系列" u N$ g% J- E# @
回复08→高速串行系列
4 [; K, a* B7 m$ @回复07→设计先生之回流设计系列
& a7 _( r; Y! {5 D; b2 E+ H: h2 J( A回复06→略谈Allegro Pcb Design 小技巧
& f( Q0 j) w0 b; z g s% B! J回复05→PCB设计十大误区一二
2 N! o/ u( R& t. ]# J回复04→微带线系列
: t P# V4 a6 N1 Q V( E# }回复03→抽丝剥茧系列" q$ I. X _! c
回复02→串扰探秘系列
7 Z3 _) l. A0 D' u回复01→案例分享系列
$ C S) p1 g9 k" |" s. H![]()
0 Q" d1 a4 s* Y1 y
; F: }" [, c, h- Y5 S# Z, h9 Y觉得内容还不错的话，给我点个“在看”呗
/ u# y0 c; ]$ [7 g* O
: Y( t+ B9 q7 D/ M, C$ @7 ^![]() |
|
/1 
发表于 2019-9-27 15:12
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！