|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
微信公众号 | 高速先生
( B1 q0 h+ h/ R q3 r- D文 | 姜杰
4 N `; |7 Q/ j$ L' @) U% A; u" F+ D) |7 V7 f# s, r p9 e
0 ^1 Q: Q3 Y( H- {4 n* V$ w3 U
不走寻常路的电流是PCB设计中的“刺头”,有时明明给它铺好了阳关道,它却偏偏要走独木桥,让人欲哭无泪。$ c) N& I: A; z* q% P
就像高速先生之前遇到的一个案例,电源输出过孔排列的整整齐齐,虚位以待,电流偏偏舍近求远,就挑了几个你意想不到的过孔硬刚到底。9 g! ?1 Y0 K9 n
供电模块VRM与用电端SINK的相对位置如下。
, y0 C- x X$ l0 S0 J1 _ b: N9 ?5 Q( G( E ~* j4 ?" t
其中,VRM采用DC-DC开关电源,DC-DC外围电感L5电源输出管脚附近的过孔分布均匀,内圈过孔与管脚的间距d1=d2=d3(局部放大图如下)。
7 |2 R: _, m3 V. F+ }& @' Y; Z6 y3 ~+ \
看起来似乎没啥毛病,按照预期,电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过,再一想SINK端与VRM端的相对位置,有些朋友开始犯嘀咕了,电流都是喜欢走捷径(电阻较小的路径)的,那么,离SINK端更近的左下方的过孔通流会不会多点呢?高速先生一开始也是这么想,但是仿真的结果却让人大跌眼镜:过孔电流分布图显示,在电流流向的反方向(白色方框区域),有几个过孔通流较大,这是怎么回事?!
. O- u- I7 J$ a1 r' K. m) `& B
8 A, G Z9 ?4 T$ ?* R1 R4 x0 g! c; `打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流,发现过孔通流除了与电源输出管脚的间距有关系,似乎与过孔阵列的缺口方向也存在某种神秘的关联。
/ |% Z. F8 ~4 U: p. P9 F* w' ^$ s- Y% K
* Q8 @: a& U, N; h8 \! H- g# m
9 Z" W8 v4 z$ z9 b$ j1 V大胆假设,小心求证,困难看淡,说干就干。先把模型简化,删除板上其它器件和走线,保留内层电源、地平面的连接,同时,将VRM用一端电源输出、另一端接地的电容代替,调整VRM与SINK的相对位置。简化后的模型如下。& ~2 I# ?4 |* x- Y7 k8 ]: m
简化模型的VRM端过孔电流分布已初露端倪,似乎能看出点趋势来了。
& H/ U; W. j# U( w/ c
' D- c9 m! Y8 N% t为了能进一步说明问题,我们继续调整过孔阵列的缺口方向,比较过孔载流的情况。
: A- k, ]0 T7 F9 A* e4 r( k
5 `0 P3 \1 ]5 R/ ?3 T- c只看阵列缺口对称时的情况似乎还不够全面,那就再看看不对称时的载流。
8 ^6 y8 o e. A% h9 }% T& O' N8 I: i W: e, k! |
想必各位已经看出规律了:在电源输出过孔与管脚间距相同的情况下,最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢?
7 C4 Z" l1 N# N; Q) a- |4 a Y, E' K" ]
* K- V; O! G5 Z, G. l9 x3 ~1 ^. Y; g9 K* |2 G! }! O
不妨再来看看电流密度图。以左侧的电源输出管脚为例,一开始电流以管脚为中心向四周均匀发散,对于有过孔分布的三个方向,电流会迅速找到最近的过孔,流向内层电源平面。而从过孔阵列缺口溜出来一部分电流,遭遇大概是这样的:出发时扫眼一看,一马平川,前方全是铜皮,没有过孔挡路,好嗨哟,跑着跑着发现没路了,不知谁喊了一嗓子:“此路不通,拐啦拐啦!”于是,逃窜出来的大部分电流又猛打方向,掉头钻进了离缺口最近的过孔。
! ]; e) _* n( f. _5 @这么一折腾,出现阵列缺口附近过孔载流最大的现象也就不足为奇了。, u. B- D$ n ]" S6 u0 ^# }
9 Y& \1 g* t! H0 o6 g3 [
3 y/ L& n8 ^, V, E" T% u9 G
9 v9 O) Z( z8 j( d— end —$ |/ r5 @3 |5 l1 G& j; `9 M
* D, Z3 S# c0 K. ]' \: Y3 B6 B
本期提问% u7 v. U/ V- r' I1 A; V0 o
. l: V6 A; C% l5 v W
保持同样的过孔间距,阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢?
& Y6 \0 U0 e) J* ]7 ^* A+ e
, M6 F o1 H V0 r! @# ~) w& R" _1 R* V0 e, C) \
9 ~& ]9 C9 I' G
5 n8 p: z# }- A! o
5 X% J5 d5 r; m
& ~3 L5 Z+ F; Y/ L) [6 @. r- A8 F9 R! w/ C& l
- c0 @8 {; L8 o6 V O9 p2 \————你可能错过的往期干货————
. P# q3 T$ n: t9 ]9 e2 y4 v3 g2 x. [" h, w
没空间啦,我能不往板边走线吗!
3 Q; S& ]2 s' ^7 Y宝藏文,高速先生所有原创技术文章,戳戳戳!) W, q, \& `& Y3 _" |* w/ X
% p) e6 E' `$ I) C5 p2 O% f' |! L. {- x
回复数字获取往期文章。(向上滑阅览)$ I. F& h& N( d& d7 J! F# q) }& }
4 D$ S6 o" Z/ O2 M" n1 q
回复36→高速串行之S参数系列
2 Y: h2 Y0 ^- U/ G回复35→高速串行之编码系列% r" y# V3 K5 A5 |) F5 ?" { L
回复34→高速串行之S参数-连接器系列! {! n* M: n5 r; G$ t2 r7 \! a
回复33→高速串行简史系列7 `* v8 r* e' X' y7 `% C8 h
回复32→电源系列(下)0 W# @, w* _2 S
回复31→电源系列(上)( K' j: l0 y8 v: S
回复30→DDR系列(下)+ L6 P8 f6 p& W+ C5 Z# u- g, _
回复29→DDR系列(上)/ {) S9 a: ^! R$ \# y
回复28→层叠系列(下)
7 x( _; O5 i$ }9 d" q5 c回复27→层叠系列(上)
6 k F" v' I$ z/ ]回复26→拓扑和端接系列(下)) O+ n% B) i; Y: z: Y. l7 M
回复25→拓扑和端接系列(上)1 z6 S: o; X- }! G, R: W
回复24→反射详解系列文章6 g4 D0 {# d3 @) G$ d
回复23→阻抗系列(下)
3 z+ i7 D! c6 f4 v( o6 q回复22→阻抗系列(中)" p" }/ y9 t% v
回复21→阻抗系列(上)
4 n1 D1 t7 g& y0 I. x6 x: Q; S回复20→绕线与时序3 i* @, c& u0 `5 \
回复19→SERDES与CDR系列
( i+ T$ O- o; Q" g回复18→既等长,为何不等时系列
6 r: f5 h6 t+ d回复17→cadence等长处理&规则设置2 W7 x9 {, M% z5 B' U5 Z" s
回复16→DDR时序学习笔记系列
+ O" d- y G$ J1 O1 ]0 g回复15→串行系列
9 D( ]6 h( ^7 s5 q# X回复14→DDR信号完整性仿真介绍系列
# ]* I, E- t5 \5 }* r$ l3 U+ e回复13→PCB设计技巧分享一二
" _. m6 w7 w4 i9 s" D! M1 ?: W- D回复12→高速设计三座大山
% {* I7 f w- g# K& W( f: h: `8 _, I回复11→PCB设计十大误区-绕不完的等长系列& {9 ^ S* N5 f' U& a+ L
回复10→PCB设计十大误区三6 ]* W, a% h' E/ W! D% l
回复09→DDRX系列
" a2 L, H- t1 j. B5 W回复08→高速串行系列
4 {" r$ |5 b* k" W* r回复07→设计先生之回流设计系列/ g( _# x; {' z9 Z* d' f
回复06→略谈Allegro Pcb Design 小技巧2 X# ?) i( A3 @( p1 ]$ M. V: t5 j
回复05→PCB设计十大误区一二. U; K& G' a% [$ w) m$ d& x. x: I
回复04→微带线系列+ S" j J- {! t" R; `" d
回复03→抽丝剥茧系列
( J* q8 a. m- C回复02→串扰探秘系列$ b# N- ^* a6 Q1 t
回复01→案例分享系列
) p- M5 w1 ?- F& \, G! S, X$ a/ }. _+ g" B5 d
- M7 ^8 B* w( x2 @$ ?% m
觉得内容还不错的话,给我点个“在看”呗5 M, X6 }/ C: q
0 V2 y3 g9 |# z2 b" A; x1 ]
|
|