|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
微信公众号 | 高速先生
8 }3 Y+ D' a5 w6 i8 o文 | 姜杰
3 _/ B3 s+ d! E# @6 _
4 D& @7 l+ W/ |) ^
6 T" a; z0 C7 s% ?( V! M不走寻常路的电流是PCB设计中的“刺头”,有时明明给它铺好了阳关道,它却偏偏要走独木桥,让人欲哭无泪。; P$ X [- H7 j( q+ g( N0 i
就像高速先生之前遇到的一个案例,电源输出过孔排列的整整齐齐,虚位以待,电流偏偏舍近求远,就挑了几个你意想不到的过孔硬刚到底。
?) d4 @7 b5 V" { o/ y) A 供电模块VRM与用电端SINK的相对位置如下。 s4 P1 `. y1 t, `# R* X( `6 Z
/ m! @/ A z* }- p; E+ ] 其中,VRM采用DC-DC开关电源,DC-DC外围电感L5电源输出管脚附近的过孔分布均匀,内圈过孔与管脚的间距d1=d2=d3(局部放大图如下)。
0 f) }/ d; k# n# R' \5 Q# f# G* m. @# W* D* Z: ]# A5 T: C% U
看起来似乎没啥毛病,按照预期,电流至少会在离L5电源输出管脚最近的内圈过孔上均匀分布。不过,再一想SINK端与VRM端的相对位置,有些朋友开始犯嘀咕了,电流都是喜欢走捷径(电阻较小的路径)的,那么,离SINK端更近的左下方的过孔通流会不会多点呢?高速先生一开始也是这么想,但是仿真的结果却让人大跌眼镜:过孔电流分布图显示,在电流流向的反方向(白色方框区域),有几个过孔通流较大,这是怎么回事?!
! {) I8 ], l- H0 [- \6 C. y1 K# K
打破砂锅问到底是高速先生的一贯风格。通过仔细分析过孔载流,发现过孔通流除了与电源输出管脚的间距有关系,似乎与过孔阵列的缺口方向也存在某种神秘的关联。, z9 i2 |- N0 L; z$ y# F; X
/ Z* S1 [& x t" M' ~( t$ L3 e7 _, U8 Q3 k6 D
1 T' Z7 @" i/ `) X8 P( i4 A! M
大胆假设,小心求证,困难看淡,说干就干。先把模型简化,删除板上其它器件和走线,保留内层电源、地平面的连接,同时,将VRM用一端电源输出、另一端接地的电容代替,调整VRM与SINK的相对位置。简化后的模型如下。. B1 x" B' Q/ @1 {6 @ e
简化模型的VRM端过孔电流分布已初露端倪,似乎能看出点趋势来了。
5 L/ \8 w; u5 ^. ]; D5 ?# }! _
& D2 y8 l* u: l* N1 x+ _3 V 为了能进一步说明问题,我们继续调整过孔阵列的缺口方向,比较过孔载流的情况。
( r3 b O* }$ `5 d* C
- ?# f# D" |3 w/ K% F: M![]() 只看阵列缺口对称时的情况似乎还不够全面,那就再看看不对称时的载流。
, J/ F1 m2 b1 S
6 c; ~9 T" h0 z' {2 z1 T 想必各位已经看出规律了:在电源输出过孔与管脚间距相同的情况下,最靠近阵列缺口的过孔载流最大。为什么会出现这种现象呢?, \ J, [. W: [9 ^4 Y7 n6 a
+ M9 C+ T$ A3 f* m8 q8 V1 s" o
8 a" u# j% W9 a$ U& ~
1 l8 D0 W o8 _$ u不妨再来看看电流密度图。以左侧的电源输出管脚为例,一开始电流以管脚为中心向四周均匀发散,对于有过孔分布的三个方向,电流会迅速找到最近的过孔,流向内层电源平面。而从过孔阵列缺口溜出来一部分电流,遭遇大概是这样的:出发时扫眼一看,一马平川,前方全是铜皮,没有过孔挡路,好嗨哟,跑着跑着发现没路了,不知谁喊了一嗓子:“此路不通,拐啦拐啦!”于是,逃窜出来的大部分电流又猛打方向,掉头钻进了离缺口最近的过孔。
2 q2 _. M; a3 c7 O$ s 这么一折腾,出现阵列缺口附近过孔载流最大的现象也就不足为奇了。6 ` Q, Q7 @/ E/ S2 O
8 q% x! O* x1 ]( i3 x+ o. R1 q![]()
7 V" [7 P- A# U
1 [' N @. ^$ z— end —" d6 [% C. ?7 O2 X
, W. _4 _* \9 C# s4 t) c
本期提问3 [5 o5 m. S1 c9 D9 d/ j
9 g3 e! w5 ^/ F! |/ K8 {8 d% t保持同样的过孔间距,阵列缺口补上之后VRM端载流最大的过孔会出现在哪个位置呢?
% j8 R, J {3 ~/ q* k 8 e; T' V0 Y0 F X/ k
& n% d. @: D9 y3 w8 t" \& D! i3 b( c
& Q+ Z3 _0 k5 B" Q' l; r& [
$ p, D- b/ U/ X5 O6 j
$ u1 H& K. e5 h2 `4 o
% v8 V, t7 m) Q; ]9 V
. q. l4 [) w" ?2 Q: P& A4 Y0 l
3 b$ g6 J3 b6 k; B7 c————你可能错过的往期干货———— D |3 n) @+ s- v( @8 _( u- t
3 ^$ j4 x2 A3 S8 L 没空间啦,我能不往板边走线吗!$ T$ p- L5 V l# n
宝藏文,高速先生所有原创技术文章,戳戳戳!3 m. i: ^$ E" }+ k7 x. z! K0 w5 ^( L
& H u: n+ _; y' y* D% `* W- p, d! @- A% l4 e2 \8 P
回复数字获取往期文章。(向上滑阅览)4 T& d. a1 R, e, y# L5 h
& ~2 g0 U L- j1 ?
回复36→高速串行之S参数系列
1 ]9 `8 e! n2 ^! u: Q3 h8 w) P回复35→高速串行之编码系列+ T% y, @7 x x- A5 r* b
回复34→高速串行之S参数-连接器系列1 e0 m8 O. [. Z1 W0 h, m, s1 \
回复33→高速串行简史系列( O2 j, y/ T2 P" q9 u8 T
回复32→电源系列(下)
' G& A+ M _; I+ Y1 \; ^+ _" o回复31→电源系列(上)3 F! r9 c: t1 u: i0 v- V" b
回复30→DDR系列(下)
0 a1 k5 }0 Y& X7 h& [回复29→DDR系列(上)
+ K, M1 c. A( R7 M2 u回复28→层叠系列(下)' p2 [$ T# w6 C& [! ~0 y6 D
回复27→层叠系列(上)3 W2 ^$ g- f" X U
回复26→拓扑和端接系列(下)( ^$ x& M. `( T# {9 ~# T3 E2 |! `
回复25→拓扑和端接系列(上)
7 b/ r, l' E8 o回复24→反射详解系列文章, Z/ |/ l8 [! M% @2 R! ]; Z9 i; d
回复23→阻抗系列(下); [( j. ^" i" F+ q5 t
回复22→阻抗系列(中)
5 T8 Y9 W' Z! z" c) P" I回复21→阻抗系列(上)
! x, Q2 |7 ]" U/ w& O回复20→绕线与时序) l2 }7 s8 r) r3 a6 b* d
回复19→SERDES与CDR系列
6 ]7 k2 c5 |7 e9 I1 _9 @回复18→既等长,为何不等时系列- N9 g4 b- z" I, }
回复17→cadence等长处理&规则设置
" j- s2 G" d" e回复16→DDR时序学习笔记系列, g6 H; ~5 U" d% V9 k, B6 g2 p
回复15→串行系列( O/ y- f) M+ |8 x" y. r8 U2 V
回复14→DDR信号完整性仿真介绍系列5 H" F% y+ n0 S. @& A% e
回复13→PCB设计技巧分享一二
0 B; \ L8 Q( T2 E* T- c回复12→高速设计三座大山
S1 M0 n& F# `" |, t! z1 f回复11→PCB设计十大误区-绕不完的等长系列- g7 ~8 k2 P: D
回复10→PCB设计十大误区三# c# I# K, q6 H- u: ~
回复09→DDRX系列
+ }! p) u- B( O, C0 }" w" ?回复08→高速串行系列
4 u6 N# {, i4 R) y回复07→设计先生之回流设计系列. D# n5 F& T+ G1 B4 E G3 z! Q
回复06→略谈Allegro Pcb Design 小技巧
) j3 j* ]* U! Y" W1 f; d回复05→PCB设计十大误区一二 V7 m+ @0 n4 g7 [1 l6 p" Y
回复04→微带线系列/ ]( W( `* q" Q _" M x
回复03→抽丝剥茧系列; g$ f9 f5 ~& A4 [
回复02→串扰探秘系列
7 `: q' ]2 b( T5 O回复01→案例分享系列5 m0 L+ q5 M/ i3 c ]
1 Z5 Z: K! X5 _2 G
' P5 A. [# b/ x; M觉得内容还不错的话,给我点个“在看”呗
7 C6 v2 Z4 S E3 M( N8 t * e _4 }, ?% c6 ~& S9 m
![]() |
|