关于走线等长的问题

wshna0221 · 发表于 2009-2-25 16:20

您需要登录才可以下载或查看，没有帐号？注册

x

1、在PCB的等长设计中需要统计过孔的长度么？如果PCB板厚度是1.6mm，那么通孔的长度就是1.6mm（63mil）。
2、allegro在统计线路长度时有没有加入过孔的长度？

deargds · 发表于 2009-2-25 16:30

使用15.7，刚才看了一下，应该是没有统计的。

wshna0221 · 发表于 2009-2-25 16:38

如果一对等长线，其中一条线上的过孔较多，另一条线上的过孔较少，不统计过孔长度会影响信号的性能么？

RiverSnail · 发表于 2009-2-25 16:41

楼主这个问题问的好，等到高手解答....

su54 · 发表于 2009-2-25 16:47

同問，坐等高手！

deargds · 发表于 2009-2-25 16:51

如果一对等长线，其中一条线上的过孔较多，另一条线上的过孔较少，不统计过孔长度会影响信号的性能么？
. d1 {' g. g9 Y+ swshna0221 发表于 2009-2-25 16:38

高速线路中，VIA的自身的寄生电容会造成信号延迟，寄生电感又会产生一些noise, 所以一般同组等长线会要求使用尽量少的VIA，或者相同数量的VIA。

wshna0221 · 发表于 2009-2-25 17:08

这么说如果受板层和空间的限制，像在DDR走线时，不可避免某条线要多打些过孔才走的通的话，牺牲一下信号性能也是没办法的事了！你遇到这种情况该怎么办呢？

deargds · 发表于 2009-2-25 17:19

仿真看一下。

		自动登录	找回密码
密码			注册

推荐内容 /1