PLL 锁相环功能？

lize314 · 发表于 2017-11-8 16:54

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

时不时碰到PLL锁相环这个概念，有没有大大详细说明下这个锁相环是干什么用的？谢谢！
参考百度百科https://baike.baidu.com/item/PLL/3852?fr=aladdin.
一般时钟信号的频率不是很高，当需要高频时序信号时，通过PLL提高时钟频率，生成高频时序信号？

故城往事 · 发表于 2017-11-10 23:48

PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，有相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时脉冲讯号。

百度的资料，后续详细解释下。