|
|
Allegro Design Authoring 原理图工具特色:
1 P. w% R) r1 N& b1、完全层次化的设计方法
1 L( [/ i$ `. [' o" @/ v. `+ ]2、多视点（多个窗口显示相同或者不同的电路）
" K/ G. H6 ^4 v( u6 o2 \3、组件浏览和实体元件选择（具有过滤功能的物理元件列表）# d1 S) i8 R9 b0 y" y% x+ ^& y. P: U
4、项目管理器（统一流程管理，工具的运行设置）
- w3 v! @$ T+ k( E7 }) o5、层次管理器（结构管理）8 _+ ]8 a# C& T# j) q3 j) C
6、直接从原理图生成层次化的VHDL和VERILOG网表格式7 b0 Q- M: B1 h3 @, \1 L @
7、Cadence SKILL 程序语言扩展支持 L4 [2 [# I3 U3 S4 x) R$ L
8、所有的Allegro PCB Editor产品可以交互设计与交互高亮显示
) V: }* v. H2 n0 X4 `$ ~4 r9、优化算法保证最少的元件使用
: e" }/ E' j: J- ?3 \10、通过附加工具交互式的来保证原理图与版图的同步
; U4 ^/ r2 s+ q6 K11、生成标准报告,包括自定制的料单/ t1 t8 n2 V4 e6 E ^$ a7 t" y
12、TTL, CMOS, ECL, Memory, PLD, GaAs, Interface 和 VLSI 库
: T3 Y; M3 ~, h13、ANSI/IEEE以及常用符号
9 a+ [, i& a. A1 yEDIF 原理图与网表接口特性:
/ V: d4 o5 U# s6 l( Z5 Z' i1、支持EDIF 3.0.0标准
# I) b" ]1 ~; B" K2、支持平坦化和层次化设计
8 S" X. C2 v5 Q; V" x3、所有SYMBOL库的转化% c+ W! K. C+ P/ N2 N
4、支持的器件，PIN和对应的MAPPING |
|
/1 
发表于 2018-6-6 21:57
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2018-6-7 10:54
楼主
