求一个XILINK赛灵思主控带DDR的PCB

王开鑫55 · 发表于 2017-3-2 10:15

您需要登录才可以下载或查看，没有帐号？注册

x

本帖最后由王开鑫55 于 2017-3-2 10:25 编辑

求一个XILINK赛灵思主控带DDR的PCB，有ddr部分就可以了，最近项目用的赛灵思，没有画过DDR，上面怕出事，所以保险就是找个赛灵思的板子学习下，求群主的童话帮一下了，谢谢呢！

王开鑫55 · 发表于 2017-3-2 11:16

如果DDR采用fly by结构，那地址线每个DDR到主控都做等长规则？这样的话，都是最远端的DDR地址线最长呀。绕线的话，永远都等不了长了呀

bingshuihuo · 发表于 2017-3-3 18:55

王开鑫55 发表于 2017-3-2 11:16
$ u+ [9 W) {5 \* B如果DDR采用fly by结构，那地址线每个DDR到主控都做等长规则？这样的话，都是最远端的DDR地址线最长呀。绕 ...

DDR采用fly by结构指的是地址线复用不是每个DDR地址线到CPU 长度都要一样长
主要是数据线到CPU 要做等长，严格的话每个DDR的数据误差都控制在一定范围内
就可以了

王开鑫55 · 发表于 2017-3-3 21:56

bingshuihuo 发表于 2017-3-3 18:55
& R2 r" F2 _1 K. _. Y6 x1 p, VDDR采用fly by结构指的是地址线复用不是每个DDR地址线到CPU 长度都要一样长
* A3 e" ?7 S1 \主要是数 ...

flyby结构地址线不用做等长要求？ T型结构，地址线到每片要做等长。

zhjim · 发表于 2017-3-5 05:51

flyby结构地址线也有等长要求。CPU到第一片DDR的地址线做等长，然后第一片DDR和第二片DDR之间的地址线再做一次等长。等长误差就看具体要求了。

li262925 · 发表于 2017-3-6 16:48

老狗 · 发表于 2017-3-9 17:19

就是分段等长啊

fengyu6117 · 发表于 2017-3-27 15:43

楼主说的是XILINX吧，
目前要做一个18片DDR的XILINX板子，求模板。

		自动登录	找回密码
密码			注册

推荐内容 /1