我用cadence16.5 ConceptHDL设计原理图，完成后道pCB，我使用的Top-down式原理图设计方式 + U' o0 z8 d: G! ~! o" \导PCB时提示“Connectitivity server is unable to load design. The .xcon file might be missing or incorrect. Your design needs to be netlisted in 16.4 or later version of Design Entry HDL": ^3 g: s6 ]9 s, ~' x
g6 O3 X: E" V3 u
这个是由什么问题导致的？' B; o L/ R- \2 S. M. a0 R9 ~
/1 
发表于 2016-8-4 20:08
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
