找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 1279|回复: 9
打印 上一主题 下一主题

双层ddr4的dimm条走线层数多少合适?

[复制链接]

83

主题

311

帖子

3809

积分

五级会员(50)

Rank: 5

积分
3809
跳转到指定楼层
1#
发表于 2016-5-25 17:25 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求助:有个pcie板卡项目,上面的FPGA 接一个双层的ddr4-dimm条连接器。每个dimm72位。 走线层数多少为合适?pcie板卡厚度标准是1.6mm。层数多了板厚就超过了。现在国内一般是14层,极限是16层。% v) M0 y* M8 ?/ S) _
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏1 支持!支持! 反对!反对!
我们一路都忘了哭 ......
   告诉自己很幸福 ......

45

主题

1888

帖子

8369

积分

六级会员(60)

Rank: 6Rank: 6

积分
8369
2#
发表于 2016-5-25 17:31 | 只看该作者
那就16层。。。

33

主题

492

帖子

2163

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2163
3#
发表于 2016-5-25 21:17 | 只看该作者
多少看FPGA的出线。FPGA设计的好的话,2层走线就能出来。一个DIMM也是2层就能搞定。这是最优情况。情况差的话,你16层的叠层也不一定搞的定

7

主题

91

帖子

438

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
438
4#
发表于 2016-5-26 13:20 | 只看该作者
一般8-10层就能解决4 }# I* P, |3 L) a. U

25

主题

286

帖子

1734

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1734
5#
发表于 2016-5-26 13:25 | 只看该作者
8-10层

0

主题

21

帖子

238

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
238
6#
发表于 2016-5-26 13:50 | 只看该作者
如果DIMM条的线没有跟其他线有干涉,4个走线层就够了,两层走数据,两层走地址

点评

是这样的。FPGA一侧有6个bank,上面三个bank接一个dimm,下面三个bank接另一个dimm。双层dimm条连接器是表贴的,一共520pin,分四排。前两排260pin是一个dimm,后两排260pin是另一个dimm。都是72位的ddr4. 这样四层  详情 回复 发表于 2016-5-27 17:06

8

主题

845

帖子

2124

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2124
7#
发表于 2016-5-26 15:23 | 只看该作者
1.6最高只能做到12层啊,你们什么基材可以做到14/16层呢???

点评

可以勉强压到14层  详情 回复 发表于 2016-5-27 16:00

18

主题

154

帖子

363

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
363
8#
发表于 2016-5-27 16:00 | 只看该作者
980155498cai 发表于 2016-5-26 15:23$ p. f% V( h* L0 A. |
1.6最高只能做到12层啊,你们什么基材可以做到14/16层呢???
* Z# ?$ |) c! @! E* q% v1 g
可以勉强压到14层
# n" ~) _/ }  f& P

8

主题

845

帖子

2124

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
2124
9#
发表于 2016-5-27 16:25 | 只看该作者
那可能是你们那边的工艺比较好,我们板厂的工艺只能做到12层,军品比较严格一些

83

主题

311

帖子

3809

积分

五级会员(50)

Rank: 5

积分
3809
10#
 楼主| 发表于 2016-5-27 17:06 | 只看该作者
晨曦映玉 发表于 2016-5-26 13:50: s4 w, A+ W  q2 G9 b1 u
如果DIMM条的线没有跟其他线有干涉,4个走线层就够了,两层走数据,两层走地址

+ T  {/ V2 j+ n2 p' V; [4 i是这样的。FPGA一侧有6个bank,上面三个bank接一个dimm,下面三个bank接另一个dimm。双层dimm条连接器是表贴的,一共520pin,分四排。前两排260pin是一个dimm,后两排260pin是另一个dimm。都是72位的ddr4.  这样四层是走不出来的。而且TOP层和bottom层是走不了线的。9 u: D' @. H" {5 V" c5 J
我们一路都忘了哭 ......
   告诉自己很幸福 ......
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-22 13:26 , Processed in 0.066404 second(s), 37 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表