|
|
假设是一个3.3V电压工作的芯片，那么输入高电平信号VIH的MAX值一般是VDD+0.3V，在芯片的DATASHEET中有时候有附加说明允许小于3ns的5V多的脉冲，那么信号的正向过冲允许值应该是3.6V还是3.9V(电源范围3~3.6V)还是5V多的那个值？：+ a" i6 B' `' B* V1 v$ @0 h
电平*时间的这种约束的芯片比较少，通常可以按照这个来约束，一般DDR会这样说的。
4 i/ s o& \0 p% ^
) D' Q: Y4 m9 k, d2 j; g! N, O那么提供给SDRAM的时钟和CPU的时钟是什么关系呢？两者之间有延时吗？
3 ~) I& O1 @/ O/ Z! @. O: d3 a3 i：这个给SDRAM的时钟，通常是CPU倍频得到的，就是CPU的系统时钟过一个PLL得到的。
. {, ~5 l* C6 Z( Q) Y
- n1 m" x( u) q1 r! w# S
! N& W/ T6 G1 V7 |用HyperLynx仿真得到时钟信号驱动端的波形里能看出来Tco吗？： 不能看出来，这个是做信号质量，不是时序分析。5 |4 e9 V% `: z* z9 g3 G/ y
7 y; N. c& S2 s
# m+ ~) \, {7 m, d. | L3 ]
驱动端到接收端的Tflight多少才是合格的呢？这个看你的时钟和数据的关系。
" a: `, k4 a/ l% u( J# ^/ C
/ d# ?4 H1 y* D3 ~+ q8 Z$ h
o% a: u4 [2 G) o2 c数据总线和地址总线的延时多少才是合格呢？是要建立时间裕量和保持时间裕量大于0就可以吗？ ：这个你要仔细看手册，就是的D触发器采样的基本原理。余量可以等于0. |
|
/1 
发表于 2008-11-4 16:16
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
发表于 2008-11-5 20:34
楼主