找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3062|回复: 68
打印 上一主题 下一主题

allegro新手学习记录贴

[复制链接]

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
跳转到指定楼层
1#
发表于 2015-5-16 10:28 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本人新手,最近才认真接触allegro,因为是学生,所以时间会比较多,此贴会持续更新,希望各位大虾指导。欢迎吐槽,不喜勿喷啊。之前一直用AD,现在想转到cadence。QQ 1171638763 人在桂林  下面盗张图:
" h4 r2 g0 Y- Y" I+ q, } 0 [! x( {1 B1 l- Y" ]4 W
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏4 支持!支持! 反对!反对!

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-25 11:17 | 只看该作者
今天在网上收集的一些资料,大家可能不需要~实在太基础了~~~~~然而对于我并非如此:
+ Z& m3 X8 V6 q' \1 T6 J2 Q" DVCC、VDD、VEE、VSS的区别
8 x$ {( P1 S, a+ I6 V
, f4 N1 J6 ?8 X5 O1 k+ ~* v- l2 E; v6 c5 @% i& Z7 E  [
  电路设计以及PCB制作中,经常碰见电源符号:VCC、 VDD、VEE、VSS,他们具有什么样的关系那?" i/ Q& X" ~3 a6 W* Y2 d
  一、解释. p6 B! ^$ {; |  T( U
  VCC:C=circuit 表示电路的意思, 即接入电路的电压! R5 @" k! ?8 G' g! S; H  ^; c; |! {
  VDD:D=device 表示器件的意思, 即器件内部的工作电压;+ f7 E* a' n# L, S
  VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压
' g1 m0 c% h7 E6 t( l; S& [  二、说明3 D2 P' u. E2 L% _8 w% b7 V0 e0 V7 x
  1、对于数字电路来说,VCC是电路的供电电压,VDD是芯片的工作电压(通常Vcc>Vdd),VSS是接地点。
" I! j+ I) K. w6 e# b  2、有些IC既有VDD引脚又有VCC引脚,说明这种器件自身带有电压转换功能。
0 k4 o# A; r0 L) Z+ N& a7 V' i0 g4 I  o  3、在场效应管(或COMS器件)中,VDD为漏极,VSS为源极,VDD和VSS指的是元件引脚,而不表示供电电压。( ~- p* ^5 K/ f& y. g9 b- D6 n
  4、一般来说VCC=模拟电源,VDD=数字电源,VSS=数字地,VEE=负电源
* X; N+ V# D& h; l  Z' q! x0 L  另外一种解释:' m0 R; X7 O* O  h8 o6 `
  Vcc和Vdd是器件的电源端。Vcc是双极器件的正,Vdd多半是单级器件的正。下标可以理解为NPN晶体管的集电极C,和PMOS or NMOS场效应管的漏极D。同样你可在电路图中看见Vee和Vss,含义一样。因为主流芯片结构是硅NPN所以Vcc通常是正。如果用PNP结构Vcc就为负了。荐义选用芯片时一定要看清电气参数。.
; @! y+ V/ E$ U6 b5 y% d' ~& {  Vcc 来源于集电极电源电压, Collector Voltage, 一般用于双极型晶体管, PNP 管时为负电源电压, 有时也标成 -Vcc, NPN 管时为正电压.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台
+ q% X3 I! B2 ?# _  Vdd 来源于漏极电源电压, Drain Voltage, 用于 MOS 晶体管电路, 一般指正电源. 因为很少单独用 PMOS 晶体管, 所以在 CMOS 电路中 Vdd 经常接在 PMOS 管的源极上' _" z) L! Y. \3 E5 T# A  W
  Vss 源极电源电压, 在 CMOS 电路中指负电源, 在单电源时指零伏或接地.
, W; L# X$ a8 n, D, ~% P  Vee 发射极电源电压, Emitter Voltage, 一般用于 ECL 电路的负电源电压.. _7 n2 G" t% @1 e) {4 z
  Vbb 基极电源电压, 用于双极晶体管的共基电路.DSP交流网 DSP学习第一论坛 DSP技术应用与推广平台 DSP开发服务平台9 Z: f, M" w: l) R5 q
 /*******************************************************/
) G. f. W3 H6 k# ~5 i1 v  e  单解:
+ x: `$ g$ z8 h9 u, d* a  m  VDD:电源电压(单极器件);电源电压(4000系列数字电 路);漏极电压(场效应管)  q$ \9 n& B, n' O' Z5 N: k
  VCC:电源电压(双极器件);电源电压(74系列数字电路);声控载波(Voice Controlled Carrier)
6 l# y& E: n3 R4 ?) i0 _* x. m  VSS::地或电源负极
( h0 ^7 g% n- o' R( m7 x$ U8 D  VEE:负电压供电;场效应管的源极(S)7 b, H3 ]: m( Z# l* v  T& }% c
  VPP:编程/擦除电压。! W2 K/ ~9 Y6 U/ {
  详解:4 S- _1 N. O" B$ K" S
  在电子电路中,VCC是电路的供电电压, VDD是芯片的工作电压:) y/ G# p/ t3 \* N' {8 Y  c7 E
  VCC:C=circuit 表示电路的意思, 即接入电路的电压, D=device 表示器件的意思, 即器件内部的工作电压,在普通的电子电路中,一般Vcc>Vdd !# k+ B2 C; z9 E5 Y- A# O
  VSS:S=series 表示公共连接的意思,也就是负极。1 d" t4 Y1 `: v
  有些IC 同时有VCC和VDD, 这种器件带有电压转换功能。; N0 f* \7 F2 y
  在“场效应”即COMS元件中,VDD乃CMOS的漏极引脚,VSS乃CMOS的源极引脚, 这是元件引脚符号,它没有“VCC”的名称,你的问题包含3个符号,VCC / VDD /VSS, 这显然是电路符号。' l. I9 V; x# H0 A+ T
) @3 [2 n6 a3 e- j1 {6 p

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-16 13:42 | 只看该作者
下面是今天看到一些为I觉得好的资料,给大家分享下:
+ _6 n% ~) r7 V0 h' e2 aAllegro画元件封装时各层的含义1 u4 s" W$ Z- o+ a" w- d
pad目录% C* B+ H( ?8 i6 b' s4 i8 K

" @' o8 v! I- ~/ }' f9 z
9 E* A% ^" u( ^  Y) d
psm目录(或者把PSM目录分为:shape目录、flash目录、package目录)
/ f% ?) @& u/ I! x# ^/ J% m' e: l' g2 a; z% Y

: H  I3 L8 V) S0 y
  e. J/ j* @# N& [" Y$ B" T
7 _+ v( |) \8 D2 r. |% ], j
封装制作步骤(前提是焊盘建好了~): ?; b0 L0 w2 X- p2 j! \* z
1、添加管脚,可用 x 0 0 命令来定义第一个点的位置;2 u( c9 S: s# k4 l; o/ n* s
, Y( I& v' E. v! w" ?/ Q2 m9 i

, P0 u" O" }2 [% a8 y2、添加装配外形,设置栅格25mil,选择ADD->Line ) ?3 ^' n  J# B: _( p# j' z* K
class和subclass 为 PACKAGE GEOMETRY/ASSEMBLY_TOP;9 \- s4 D# M$ V' w
   添加丝印 " T4 |" |9 \  H  r/ b% W& X
class/subclass为PACKAGE GEOMETRY/SILKSCREEN_TOP;
% l  [2 h/ t9 A$ G3 X0 v2 E% i" M! z9 h# K/ o

* z  }5 X$ R3 X0 t: }" a3、添加标号RefDes5 i! l( N* ^" ?; O
class和subclass 为 REFDES/ASSEMBLY_TOP;输入U*;放在器件的中央;
/ o& c* p( n. g! p" k% zclass和subclass 为 Device Type/ASSEMBLY_TOP;输入DEV;放在器件的中央;  _& G6 f6 o+ h( D( k
; B3 g7 i+ |! F) O9 m+ t. g
( {" Y; N  {5 G- U
class和subclass 为 REFDES/SILKSCREEN_TOP;输入U*;放在器件的上侧中央;
) q& S+ N2 ~3 G0 i/ E  [class和subclass 为 Device Type/SILKSCREEN_TOP;输入DEV;放在器件的上侧中央;$ C1 G" F9 e! J
$ `/ h! r. j! K7 y, u+ T

# }2 d; d/ n1 D: |+ E4、生成封装边界,点击SHAPE ADD;画出封装的边界。可以检测器件没有放重叠;
. R" I  B0 T2 _! S* P/ p5 rclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;, r/ G. {9 c5 c) `$ N- Z

' ~. D# Y) h, {

) K3 H1 x9 {6 z5、定义封装高度(可以选择)
, G! f1 {+ y2 g& Q+ f选择Setup->Areas->Package Boundary Height;
2 I) t7 _' B8 e4 ~7 F5 ?8 Hclass和subclass 为 PACKAGE GEOMETRY/PLACE_BOUND_TOP;& `$ ?, D) ]" o& O
点击刚才画的封装边界,输入高度;' F- O# i2 G, g) C

6 D/ y" @! n  R. g* A9 I

8 [0 `. f* A7 y3 V6、添加测试点不能添加的区域(可以选择),点击SHAPE ADD;添加阻止测试点放置的区域;& X( z( Z) A& V
class和subclass 为 Manufacturing/No_Probe_TOP;
0 p1 C$ E0 p3 ^# H; D4 Y; d
, N# ?0 A* K. |) `) a5 m

  i5 v% O  z/ B0 {0 h8 APCB封装的一些规范:6 r" O; Q( q" q% l8 O4 ]1 p, R2 D
1、在LOLDERMASK_TOP层定义的大小规则:在尺寸允许的范围下,相对BEGIN LAYER层,可以大10mil(两边相加,
$ x. Y* U* U, ~. ^, \   一边就是5mil);在小尺寸下,大6mil;
8 k, x: y# f. H' c5 }+ t9 D9 G% p7 J% a- g1 s& U3 Z

9 d% ~1 F5 U- X  a; f- f5 `/ t. m2、对于普通的通孔器件,REGULAR PAD 比DRILL 大20mil; 其它特殊通孔视情况而定,比如说打的过孔可以只大10mil;% f9 P" ^+ N% c: U% ?2 c/ `
$ h  p6 Y* |) P' y) |
/ c1 m: H3 R+ ?& r
3、对于普通的通孔器件,THERMAL RELIEF、ANTI PAD比REGULAR PAD大20mil;其它特殊通孔视情况而定;8 }: j0 E  n0 K7 s- f
. w4 ^, w( t8 C! e0 p/ e

7 e7 f3 H. {( d9 L4、做器件时必须把DATASHEET做上标记,DATASHEET的名称改为所做器件的名称,然后拷贝到集中的目录;
8 y7 ?5 f# B* z+ [& i1 U2 H  \  O! `. n6 H8 ~6 f' B* }7 C% v5 w

) o' I" n. C# b! ]" C做双排封装的时候
* y3 x- o1 T0 B7 h) w, B& C2 N1、 e   = e;& ^1 ?( o& O! ]" o+ a$ ~
2、 e1 = Hmax + 24mil(0.6mm) - 焊盘的长度;! E' ~4 i% \& |
3、 E   = Emin - 20mil(0.5mm);
6 M  B2 |0 K- P% ^9 F4、 D   = Dmax;
* \+ `- H% y9 [6 C9 d# D- I! j. t
1 @6 L+ t  j- e$ x# q, Y" L7 y- B
& M% K) i' B* u; a大部分是复制的,莫喷。* J+ z: Q4 n. ^' k9 a8 e) m

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
推荐
 楼主| 发表于 2015-5-16 14:17 | 只看该作者
焊盘制作各层介绍:/ w0 R. E0 l$ s6 E) B6 v6 t% j% h

6 c1 A/ `1 Y9 Fsilkscreen top:是字符层,一般称顶层字符或元件面字符,为各元器件的外框及名称标识等,都用此层进行布局,个人认为最好与place_bound_top相同,且带有1脚标识。  
assemly top:是装配层,就是元器件的实际大小,用来产生元器件的装配图。也可以使用此层进行布局;外框尺寸应该为元件除焊盘外的部分(body size);  
place_bound_top:是元器件封装实际大小,用来防止两个元器件叠加在一起不报错。外框尺寸需要包括焊盘在内。  
1.
关于焊盘的准确尺寸,大家可以去网上下载软件LP Viewer ,我装的是LP Viewer 10.2,也许现在有更高的版本,这里有国际标准的封装及尺寸,画元器件焊盘及封装的时候,可以参考这个软件。
2.
2.1 Regular Pad:具体尺寸更具实际封装的大小,可以参考LP Viewr里面的尺寸。  
2.2 Thermal relief:热涨缩间隙,常用于相同NetList的填充铜薄与 PAD 的间隙。通常比Pad 直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.3 Anti Pad:抗电边距,常用于不同NetList的填充铜薄与 PAD的间隙。通常比 Pad直径大 20mil(0.5mm),如果 Pad 直径小于 40mil,根据需要适当减小。  
2.4 SolderMask:通常比规则焊盘大4mil(0.1mm)。  
2.5 Pastemask:通常和规则焊盘大小相仿。  
2.6 Filmmask:应用比较少,用户自己设定。
  
再次归纳:
1.贴片焊盘要有SolderMask_TOP和Pastemask_TOP。 通孔要有SolderMask_TOP和SolderMask_BOTTOM,因为两边都要露在外面。
盲孔要有SolderMask_TOP,因为一边露在外面。
埋孔焊盘不需要SolderMaskPastemask,因为都在里面。
& k) v5 t+ H5 G) V, e
2 _, n0 A% K1 y
, p" ^1 _; d8 b; ]# R/ D

* c, J4 m$ Z& J

9 h  v1 |1 S; [( b  R

点评

写的很不错!!!!!!!!!!!! 实际学习就是这样 多练习 就会了  详情 回复 发表于 2015-5-25 11:04

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
2#
 楼主| 发表于 2015-5-16 10:44 | 只看该作者
现在,问题就来了,谁能告诉我allegro总class和subclass得具体意义?因为最近在画封装,不太清楚这些层的意义,在网上倒是看到一些,但是并不全。下面我会上传我找到的资料。, k; J# M# W, \5 A8 ~% u1 o

: c" r. O* V0 B9 [# |9 W- i4 { Allegro PCB Editor中的class和subclass讲解.pdf (249.67 KB, 下载次数: 71)
( I! i4 e) z& A1 L$ @/ i1 F* R& r( Y' q4 Z
$ {+ V+ V3 W) @0 ?8 i

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
3#
 楼主| 发表于 2015-5-16 10:45 | 只看该作者
别沉

28

主题

2345

帖子

8894

积分

六级会员(60)

Rank: 6Rank: 6

积分
8894
4#
发表于 2015-5-16 11:54 | 只看该作者
周末人少,不过这样的帖子早晚得沉。。
" g0 ^- l' {, e/ pclass和subclass顾名思义,就是组的意思。5 S7 ?7 `+ @' o6 ~/ M6 A
把相关的层面分下组,就是现在的class了。而sub就是把相同的实体放到一层。
' j7 S" ~# `2 S( q" F: m这个用文体不太好表述,你用的多了,就自然理解了。
1 \7 S, B5 Y8 e关注几个重要的subclass,比如solder,paste,silk,这样,对于其他那些组,也就慢慢理解了
又累又out...............

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
5#
 楼主| 发表于 2015-5-16 12:49 | 只看该作者
kinglangji 发表于 2015-5-16 11:54
( {, w1 Q  a+ L) A. |周末人少,不过这样的帖子早晚得沉。。
8 o7 b3 ^" o9 V' jclass和subclass顾名思义,就是组的意思。+ R  S# p4 W+ ?7 X
把相关的层面分下组, ...
9 o& z, e# r- o, R3 I3 u- q) j2 B

' K: E2 p8 F9 V6 x. s

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
6#
 楼主| 发表于 2015-5-16 13:26 | 只看该作者
http://wenku.baidu.com/link?url=cWk9XPHxho9mFifrW6WXPyizK9bSX-VedWgDIsAqFJoEa4geg5CiCpWEyj9eRSyo1e0-5HSIpfDqKufkxCLk4zFS-BUeIDLhWMZ8QURZPzW今天看到的一些信息,分享一下~

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
9#
 楼主| 发表于 2015-5-16 14:58 | 只看该作者
今天就到这。

27

主题

496

帖子

3678

积分

五级会员(50)

Rank: 5

积分
3678
10#
发表于 2015-5-16 16:26 | 只看该作者
果然牛逼呀,我也刚学

点评

一起 一起。  详情 回复 发表于 2015-5-16 20:09

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
11#
 楼主| 发表于 2015-5-16 20:09 | 只看该作者
xiesonny 发表于 2015-5-16 16:269 v1 Q4 }( S2 x# j1 Z
果然牛逼呀,我也刚学

$ I7 ?9 K. i0 a1 f) E一起 一起。9 {4 A1 H; [/ j1 [7 Z1 |

7

主题

135

帖子

1067

积分

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

积分
1067
12#
 楼主| 发表于 2015-5-17 15:58 | 只看该作者
今天做了一个有极性电容的封装,如图,下面带上文件。我是按照网上找到的封装教程进行的。如果有人在看请看看有何错误 CAP3.zip (6.73 KB, 下载次数: 2)
) V( t& H5 i) |2 J

63

主题

967

帖子

3164

积分

五级会员(50)

Rank: 5

积分
3164
13#
发表于 2015-5-18 10:09 | 只看该作者
为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好

点评

有道理,还是关掉好看,或者换格点颜色  详情 回复 发表于 2015-5-18 12:36

9

主题

96

帖子

735

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
735
14#
发表于 2015-5-18 11:13 | 只看该作者
俺也在学习。。。。

点评

一起一起  详情 回复 发表于 2015-5-18 23:26

27

主题

496

帖子

3678

积分

五级会员(50)

Rank: 5

积分
3678
15#
发表于 2015-5-18 12:36 | 只看该作者
longzhiming99 发表于 2015-5-18 10:09+ D7 ^/ ~7 f) h( [, O* {$ G; q1 L  P- w
为什么总是喜欢把格点打开,不伤眼么,要打开也行,改成其它颜色好不好
3 u5 F$ k) o2 G4 D" G( x$ i
有道理,还是关掉好看,或者换格点颜色

点评

好~我试试  详情 回复 发表于 2015-5-18 23:26
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-5 14:49 , Processed in 0.086889 second(s), 45 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表