|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑 * m: |3 c* R0 a1 r
# w. _ Z0 g% O. ~
目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps3 f* |3 b- _8 M' ^4 W
+ I4 | S+ o' |) h" j請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚 N/ J9 j7 E( l5 R* F& t
來增加阻抗匹配值. C" J3 c& O& q7 f& @3 c- t/ ]
) M4 c! E: }3 k3 _" ?( N6 z4 [
1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC
; ]2 u, j2 }8 X- H7 x6 k或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走2 A4 `5 L/ o0 _; m& t0 g
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會$ ?: R) h3 w# J6 C9 R- {. V
有一定相差比例關係，但不知是以哪一個為主?
# c1 W7 R3 x+ O% g$ [2 k) \
7 K1 a9 L: x. u/ i* Z8 G; Q( |" w& D2 z2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會
, d e) y5 m2 s3 w$ t; t) U9 p比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?
7 ~" ~8 ~ L3 T) h* b& b" ^' ^
0 w8 h) Y; i4 a8 x- M感謝各位大師求解& U0 T# o5 B4 u' u% g/ C
: U8 W9 w) @0 E& r% c/ m附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
* X- ~6 N1 l6 s" q+ h7 x
1 r5 b; ~: b+ [; \: V$ J3 A/ c+ @/ d! }* u" t! e
- u1 I1 b& w; ^
: R' t. q1 N' y \, P1 \% r5 M. R1 V. M7 s
5 ]( r/ W4 d, _3 X
" U8 u7 A5 A. @; d
3 r& J0 W, T6 q6 F
0 b& Y) N8 K6 k+ v/ k |
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
