|
|
2#
楼主 |
发表于 2015-11-17 11:15
|
只看该作者
结论：3 l9 m/ C l7 `, P {
因此，作为ADC的用
% ?) \( [% |# ^4 `+ x& k# C户，设计人员必须在电源设计和布局布线阶段就做好积极
, t$ M$ h( U6 f; i应对。下面是一些有用的提示，可帮助设计人员最大程度- ]% \: v( j+ @6 w
地提高PCB对电源变化的抗扰度：
( X, w; [% j9 t6 R$ ]• 对到达系统板的所有电源轨和总线电压去耦。, {- X& l4 A+ P8 j% d( g
• 记住：每增加一级增益就会每10倍频程增加大约20 dB。& L' F! V" P, k+ ]
• 如果电源引线较长并为特定IC、器件和/或区域供电，
# B8 u7 G; S% U# `则应再次去耦。
4 A1 i: Z: L. L• 对高频和低频都要去耦。4 {! Y7 ?9 ^5 j
• 去耦电容接地前的电源入口点常常使用串联铁氧体磁% R7 }: Z4 z/ ~/ k
珠。对进入系统板的每个电源电压都要这样做，无论它
3 c0 A/ s1 \. ]$ _# f( X是来自LDO还是来自开关调节器。
9 R0 F n8 K* W• 对于加入的电容，应使用紧密叠置的电源和接地层(间
4 } Y8 J, H' i距≤4密尔)，从而使PCB设计本身具备高频去耦能力。
2 Y0 D p$ V5 n• 同任何良好的电路板布局一样，电源应远离敏感的模拟
0 X2 d! V0 v9 |3 o! N+ N电路，如ADC的前端级和时钟电路等。. `, M9 M! l8 ?% v9 p
• 良好的电路分割至关重要，可以将一些元件放在PCB的
/ U% d( H9 D3 @9 Z+ F! y背面以增强隔离。% A- W$ d- i) e: |5 E, \; {
• 注意接地返回路径，特别是数字侧，确保数字瞬变不会) y% Z' n8 i2 b& m* p
返回到电路板的模拟部分。某些情况下，分离接地层也, w5 Z: x4 Q" l# T
可能有用。; T, I6 U' H* a% ~1 m# ]; K
• 将模拟和数字参考元件保持在各自的层面上。这一常规
- g- y1 ?5 q, q s做法可增强对噪声和耦合交互作用的隔离。
& ? Q2 s% ^+ I3 p# ~3 u- w+ n• 遵循IC制造商的建议；如果应用笔记或数据手册没有直接
6 q5 @- f. ]1 @说明，则应研究评估板。这些都是非常好的起步工具。 |
|
/1 
发表于 2015-11-17 11:07
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
