请教 Cadence如何导出FPGA的管脚定义？

david_song_001 · 发表于 2015-3-23 22:22

您需要登录才可以下载或查看，没有帐号？注册

x

如题，谢谢～

david_song_001 · 发表于 2015-3-23 22:23

需要导出FPGA各管脚在原理图中对应的网络名

david_song_001 · 发表于 2015-3-23 22:37

补充：cadence16.5

kevin890505 · 发表于 2015-3-23 22:47

capture里面可以选择器件，右键-export fpga来导出 PCB里面就要借助skill了方便些，当然采用报告也可以，只不过需要处理下

david_song_001 · 发表于 2015-3-23 23:13

好的，谢谢，不过在Cadence 16.5中，选中器件之后没有 export fpga ，

wwddss_1976 · 发表于 2015-3-24 18:33

export fpga应该是针对原理图页或dsn的

kinglangji · 发表于 2015-3-25 09:25

report吧，excel稍微弄一下或者直接看也行。。。。

bingshuihuo · 发表于 2015-3-25 10:14

没看明白具体是做什么的

4893666394 · 发表于 2015-3-25 14:51

木明白呀！

zhongyiacui · 发表于 2015-3-26 11:00

report中选择net list，然后保存为excel格式，筛选出自己需要的东西就可以了，不知道这样说是否能明白，如果不明白，在上图加说明

david_song_001 · 发表于 2015-3-30 22:59

谢谢，明白～

		自动登录	找回密码
密码			注册

推荐内容 /1