3.3V还是5V做参考平面？

fengyu6117 · 发表于 2015-2-28 16:53

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

目前有个问题有些疑惑，如下叠层，3.3V是由5V转的。目前EMC工程师说POWER5层必须是3.3V，不可以使用5V作为参考平面，原因是芯片都是3.3V供电的（疑问，都是平面，都可以回流，会有区别吗？），但是由于PCB的5V电流比较大，所以希望POWER5采用5V作为参考平面，是否可行，会不会有影响。
一个六层板
TOP
GND2
S3
S4
POWER5
BOTTOM

kevin890505 · 发表于 2015-3-1 10:52

不是说不可以，而是相对取舍。
3.3V要比5V好，因为芯片是3.3V供电的，电源上肯定有去耦电容。从参考角度来看，你是驱动信号从输出，到负载芯片输入，返回是从负载芯片地返回到驱动芯片的地引脚，那么如果是3.3V参考，这个回流在从负载芯片出来后，经过负载芯片的去耦电容，到负载芯片的供电也就是3.3V上，然后经过3.3V平面返回到驱动芯片电源脚，然后再经过驱动芯片的去耦电容，到驱动芯片的地引脚，理想的完整过程。

但是如果你选择5V，那么虽然平面是连续的，但是从地-5V这个过程，显然是断开的，因为最近的通路应该在你的电源转换那块，这对于信号回流来说，是不理想的，而且这个过程相对于3.3V做平面，造成的EMC问题也会略微突出。所以一般来说，芯片信号IO供电是什么，就用是来做对应信号的参考平面是最好的，比如DDR3,供电1.5V，那就用1.5做参考，别弄个3.3，也许速率低了，没问题，但高了就没保证了，还和你的电源分布有关。

个人见解，而且一般3.3V供电，速率高不到哪里去吧，还好了。不过如果严格的话，就另当别论了

霹雳风雷 · 发表于 2015-3-3 09:35

电压越大，电流越高，信号越容易影响其他信号，另外，从EMC的角度来说，大电压的大面积铺铜，会比小电压的大面积铺铜更容易引起EMC的问题。
最简单的例子就是同样的铺铜面积和形状，尖端处的电场强度是不一样的，极端情形易产生尖端放电，甚至电弧等不良现象。所以EMC工程师说的是由一定道理的。
当然，所有项目不能一概而论，要个案分析。

fengyu6117 · 发表于 2015-3-2 10:54

感谢各位大侠回复，都很有道理，目前还是采用3.3V平面做参考，万一采用5V参考EMC不过的话，会搞到我的头上

，这个5V电流有接近30A（需要转接到其它板子上），3.3V电流很小，要不也不会这么纠结。
本来想采用PCB上5度的温升去画铜皮，目前只能采用10度温升去画铜皮。

procomm1722 · 发表于 2015-2-28 17:09

回流和電壓值無關 , 和銅箔的形狀較有關 , 因此EMC 工程師說的未必正確.
回流電流會藉由各種導體來流回去.

fengyu6117 · 发表于 2015-2-28 17:33

这个和他们说了，EMC和硬件都不同意。

风刃 · 发表于 2015-2-28 17:47

5V电源相对的比较“脏”，对信号质量有影响；

南林维京 · 发表于 2015-2-28 21:07

一般，电压高，都想对来说，比较脏，不能做参考

菩提老树 · 发表于 2015-3-1 13:03

你们的EMC工程师也许有他的道理，因为在目前很多芯片都是3.3V的IO接口，这样IO口在工作的时候就势必产生各种SSN，这样就进而导致有EMC的问题。当然，5V也不是什么好货，还是需要你们自己多多trade off。

streetflower · 发表于 2015-3-1 13:31

整两版，有钱任性

梁旭辉 · 发表于 2015-3-1 15:01

支持kevin890505的观点

yamazakiryuji · 发表于 2015-3-1 15:02

5V放不下的话，在电源层靠边走吧，在高速信号走的地方不要跨平面就好了。

fengyu6117 · 发表于 2015-3-2 10:54

昏，表情搞错了。

0408259 · 发表于 2015-3-2 17:27

3.3v参考比较好

Nero · 发表于 2015-3-3 08:26

个人觉得3.3V的较好，电压较低，相比之下产生的干扰也会较低；

		自动登录	找回密码
密码			注册

3.3V还是5V做参考平面？

EDA365欢迎您！

推荐内容 /1