找回密码
 注册

QQ登录

只需一步,快速开始

扫一扫,访问微社区

巢课
电巢直播8月计划
查看: 3045|回复: 10
打印 上一主题 下一主题

[仿真讨论] 求解 差分对旁边的GND孔作用

  [复制链接]

10

主题

129

帖子

2687

积分

认证会员B类

Rank: 25

积分
2687
跳转到指定楼层
1#
发表于 2014-1-17 16:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您!

您需要 登录 才可以下载或查看,没有帐号?注册

x
现在一般对差分线的设计都会在换层旁边添加GND孔做回流孔 请问这个孔加与不加具体有多大的差别.5 H; s2 a( h1 C5 U8 D- g' A4 B
如果从top层换到第三层,俩个信号层共同参考GND02层这种情况还是否需要加GND孔,毕竟这样不存在回流平面远近的问题.
; M8 T% I$ ~& g$ `0 G* Z还一种情况受层叠限制top层fanout一段差分线信号参考面是GND,但走到内层只能参考电源平面 ,这样回流GND孔也失去了作用。
( G; X1 ]! j& A% y' ]# f  s) {% o给的感觉就是打与不打都不重要了.+ e* N* I6 V) A/ m8 a  f" b- N+ x( K
再退一步讲即便是打孔有好处而且非打不可,那回流GND孔距离差分孔多远合适呢,距离过近如果差分线比较多 势必影响内层负片电流通路0 D) }9 F6 r8 w
如果远了 肯定是起不到效果了。/ h7 J  g7 V, ?0 T2 W) S
希望有研究和经验的高手们帮忙分析下.
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友 微信微信
收藏收藏3 支持!支持!1 反对!反对!

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
2#
发表于 2014-1-17 16:56 | 只看该作者
使用CPW算阻抗控制确定via到走线的距离4 Y" {$ O  L2 L% s% z
这个孔是为了改善串扰用的  你不打孔,通过加大和其他走线的距离也是可以达到类似效果的
新年伊始,稳中求胜

0

主题

368

帖子

4192

积分

五级会员(50)

Rank: 5

积分
4192
3#
发表于 2014-12-1 16:26 | 只看该作者
在网上搜到了一种说法,觉得比较合理。。. J7 p' @% U7 d. ^7 t4 f8 e6 l5 y  K
直接发链接貌似不太受欢迎,不过搜一下很容易找到
2 q5 k4 Y$ F) {$ }
在差分对换层但不换参考属性(即两个参考层都是GND或者同一个power)时,在靠近换层出打via,使回流路径缩短(附近没有via时会通过层间分布电容回流);在换层时若参考平面属性发生变化时,应该在换层附近加旁路电容提供较短的回流路径。
3 I- W; e4 l' O  J  J- u* u9 a2 J

( o- s: c/ n/ N! q" ^9 Y现在的问题是,过孔的孔径/焊盘大小、电容的容值/封装具体是多少比较好呢?/ `+ @6 [2 \! f7 R6 S
& X$ G7 I' c8 ?9 ?

4

主题

32

帖子

343

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
343
4#
发表于 2014-12-2 19:31 | 只看该作者
qiantan 发表于 2014-12-1 16:268 s8 ^4 ^6 {- W( v( V
在网上搜到了一种说法,觉得比较合理。。
" r9 L9 L6 h3 `直接发链接貌似不太受欢迎,不过搜一下很容易找到
3 j# @% z$ j$ h! _
这个需要通过仿真去确定。) @. G% {( F& T  B) C- R

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
5#
发表于 2014-12-2 21:28 | 只看该作者
差分信号的过孔设计跟GND层是两回事,GND层是为了给蚀刻的信号线做参考,而地过孔是为了给信号过孔做参考,信号过孔处有反焊盘,反焊盘的大小影响了信号阻抗,反焊盘越大,信号阻抗越大,设计地过孔可以降低信号过孔处的阻抗,使信号过孔处的阻抗跟信号线的阻抗尽量一致,从而减少信号的阻抗不连续。

42

主题

111

帖子

681

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
681
6#
发表于 2014-12-5 21:15 | 只看该作者
cousins 发表于 2014-1-17 16:569 B) d# i5 a: g: q
使用CPW算阻抗控制确定via到走线的距离+ Y) Q) w6 d, v
这个孔是为了改善串扰用的  你不打孔,通过加大和其他走线的距离也 ...

: e5 ^2 ?# l2 y( u, g- d窜扰是一方面,从TDR,S21 S11以及相位等角度考虑都是有作用的,不单单是窜扰7 F% k" @3 x) h& e, G1 U2 M2 L6 b# n( O

20

主题

413

帖子

5131

积分

五级会员(50)

Rank: 5

积分
5131
7#
发表于 2014-12-5 22:30 | 只看该作者
仔细看这两张图,必能有所领悟,仿真是解答的手段之一。
7 A) l( {: B% u 2 \7 o( Q  `9 l1 V4 {  R  Z( f

14

主题

148

帖子

667

积分

三级会员(30)

Rank: 3Rank: 3Rank: 3

积分
667
8#
发表于 2014-12-5 22:43 | 只看该作者
honejing 发表于 2014-12-5 22:30
- n, v1 b) F7 l+ M0 q仔细看这两张图,必能有所领悟,仿真是解答的手段之一。
" p* x1 |# X6 s/ J. I2 }8 z
我建议哥们将过孔的位置调整一下,将两个信号孔与GND孔形成一个三角形,而不是一条直线,这样的结果应该跟你这个图不一样,也许可以更好表达你想表达的意思。

1

主题

1499

帖子

5972

积分

EDA365版主(50)

Rank: 5

积分
5972
9#
发表于 2014-12-6 10:21 | 只看该作者
往昔如梦 发表于 2014-12-5 21:157 f" H6 s8 F) @& D& m
窜扰是一方面,从TDR,S21 S11以及相位等角度考虑都是有作用的,不单单是窜扰
. X% @, O  u5 r
耦合线中,无论是奇还是偶模下的阻抗与串扰都是不可分割的。何况我也建议要用CPW来算差分阻抗了。不要把串扰和TDR,S21,S11,相位完全化为两个独立的概念,何况时域看XT依然是TDR/TDT,为什么呢?6 r4 [9 @) S. w7 r" M
4 F  |4 g; N0 p$ K) F/ @/ H+ j9 }$ z  U  Q

7 o8 c( j( ~5 Z  l
新年伊始,稳中求胜

1

主题

140

帖子

154

积分

二级会员(20)

Rank: 2Rank: 2

积分
154
10#
发表于 2014-12-22 15:20 | 只看该作者
持续关注中ing!

0

主题

72

帖子

175

积分

二级会员(20)

Rank: 2Rank: 2

积分
175
11#
发表于 2014-12-26 16:33 | 只看该作者
理解了········
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

巢课

技术风云榜

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2024-11-9 01:54 , Processed in 0.064699 second(s), 35 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表