|
|
我没有做过,但在书上看到.回注就可以了.你不妨试试* @/ }' x% S2 j1 ?+ I3 _! ~
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
7 E0 l" x, N/ c- h. L2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
- j! S' n h, t9 c3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
( Y7 W- |7 E9 m4.单击"close",关闭对话框.- w2 x& U* C1 F3 h4 ~ P4 Q
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.* ~5 o4 c/ b) j a, n' z8 M# e- |
在netlist栏选择"capture"直接转allegro的netlist路径;
* @# p$ f) z1 r1 X3 \! U在"output"栏选择要输出的rename的文件路径.$ F9 g; D- @5 x& f# j- A$ G9 J
bank annotation 两个选项都选上.& B0 B6 g: T& L
6.单击确定执行back annotate. |
评分
-
查看全部评分
|
/1 
发表于 2008-4-6 19:59
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
