EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
IGBTIGBT是MOSFET与双极晶体管的复合器件。它既有MOSFET易驱动的特点又具有功率晶体管电压、电流容量大等优点。其频率特性介于MOSFET与功率晶体管之间，工作于几十kHz频率范围内。故在较高频率的大、中功率应用中占据了主导地位。
" @4 p8 [7 A8 s8 }8 iIGBT是强电流、高压应用和快速终端设备用垂直功率MOSFET的自然进化。由于实现一个较高的击穿电压BVDSS需要一个源漏通道，而这个通道却具有很高的电阻率，因而造成功率MOSFET具有RDS(on)数值高的特征，IGBT消除了现有功率MOSFET的这些主要缺点。虽然最新一代功率 MOSFET 器件大幅度改进了RDS(on)特性，但是在高电平时，功率导通损耗仍然要比IGBT 技术高出很多。较低的压降，转换成一个低VCE(sat)的能力，以及IGBT的结构，同一个标准双极器件相比，可支持更高电流密度，并简化IGBT驱动器的原理图。
L- V- O5 s$ h" w: }! ^2 u+ T0 X# I- M- E* F
IGBT结构图左边所示为一个N沟道增强型绝缘栅双极晶体管结构， N+区称为源区，附于其上的电极称为源极。P+区称为漏区。器件的控制区为栅区，附于其上的电极称为栅极。沟道在紧靠栅区边界形成。在漏、源之间的P型区 (包括P+和P-区)(沟道在该区域形成)，称为亚沟道区(Subchannel region)。而在漏区另一侧的P+区称为漏注入区(Drain injector)，它是IGBT特有的功能区，与漏区和亚沟道区一起形成PNP双极晶体管，起发射极的作用，向漏极注入空穴，进行导电调制，以降低器件的通态电压。附于漏注入区上的电极称为漏极。
/ U9 @% x. t' L" I5 r: I4 L: a) k% h$ j3 `
" a4 O' ], I' `& ?! b" d
IGBT的开关作用是通过加正向栅极电压形成沟道，给PNP(原来为NPN)晶体管提供基极电流，使IGBT导通。反之，加反向门极电压消除沟道，切断基极电流，使IGBT关断。IGBT的驱动方法和MOSFET基本相同，只需控制输入极 N-沟道MOSFET，所以具有高输入阻抗特性。当MOSFET的沟道形成后，从P+基极注入到N-层的空穴(少子)，对N-层进行电导调制，减小N-层的电阻，使IGBT在高电压时，也具有低的通态电压。
6 E5 o. s) x' x1 j( O) A, S* j8 c n
) |& I# ~% W. q/ h% eMOS管或IGBT有三个电容，GS间，GD间，DS间，Cies、Coes 、Cres属于IGBT的极间寄生电容，是极间寄生电容理想化的概念，属于静态电气参数，单位均为pF。- d* q" Y# N/ @" R* q
![]() 0 @* C# j# M6 Z' F8 T
（ IGBT的极间寄生电容）
$ o o0 ]8 b+ f7 ?/ b' S5 A
: [2 H8 G9 i% H
# @$ |; t* d: E; a5 r5 BCies=CGC+CGE( 忽略CGE的存在，假设CGE是被短路的）
/ f1 @# h; I- {/ ^0 x1 Y9 K* {' cCoes=CGC+CCE（忽略CGC的存在，假设CGE是被短路的）
" y/ k$ |) _2 K: ]8 mCres＝CGC（发射极接地，假设CCE、CGE是被交流短路的）8 W$ y0 u# R6 {$ L0 I% q
1 Y+ p5 M7 i% ]" Q5 pCGC在BJT中一般也称为米勒电容，这里也同样可以称呼。Cies称为输入电容(Input capacitance)； Coes称为输出电容(Output capacitance)； Cres称为逆导电容 (Reverse transfer capacitance) 。8 J' D+ c5 [) {0 ~4 M1 A" g1 W
: ], C# M! o8 w0 l6 M0 _, O2 R& o0 z2 g; L; T* i7 o
输入电容是GS间电容并上GD串DS。开启时，要把输入电容充满。输入电容越大，开启电流就要越大。还有一个指标叫Qg，也就是要开启需要转移的电荷数，这个更能直观得表示。开启时先转移Qgs，从波形上看会到miller时间，然后转移Qgd，到达十伏，这时表示管子才真正开启了。
2 k O: e4 n# Z( Q
9 _- F3 D3 g0 O8 H G( A# l2 v# m ~6 s. v2 v1 u2 }. Z$ }5 {
输出电容是DS间并上GD与GS串。也就相当于在DS两端并联一个电容。
/ |" q h: T1 e: V& C( C在管子开启时要先把这个电容上的电放掉，关断时要先把这个电容上电放掉，所以有时候都不用在DS间关联吸收电容，自身电容已经够用。在硬关断时，电容越大，DS两端电压上升较慢，与电流交叉点会变低，可以减小关断损耗。
/ D! A4 a* p G% |5 e. F: n8 v0 k6 |* L+ q
+ X3 Y, Y& o% ^: l% h3 _Cres是反向电容，就是GD间的电容，在开启时必须把这个电容也充满，也就是要把Qgd转移掉，这样才能完全开启，否则在DS间电流较大时会出现驱动能力不够的情况，增加导通损耗。
% u% b5 D1 o, p
, N7 q& Z2 Z, j# p& q1 Y
; w' w0 x/ ^, O3 W9 }反向电容会影响开关速度，因为要多转移掉上面的电量，而且必须转移掉。Cies与Cres的大小会影响开关速度，越大在同等驱动电流的情况下就越慢，会增加开关损耗，但太快会产生振荡，会造成DS间电压峰值很高，反而增加损耗，得取个合适的值。一般来说，管子的Id越大，三个电容都会越大，Qg也会越大，要提供的驱动能力就越强。! m1 c6 N4 f9 ^) c/ p4 y# k
6 C$ T5 |* m6 e+ Z$ O& r& Y3 y
# ^8 r* j, b# R$ C: ?8 {4 O晶体管的极间寄生电容是客观存在的，无论IGBT是打开还是关闭状态，也不管是否有电压加在各个电极上。不但是IGBT，BJT、FET 乃至电子管均是如此。然而，Cies、Coes 、Cres只是考量与之相关的极间寄生电容，却忽略其他极间寄生电容的存在，即交流短路不起作用，参数中的s 即短路（Short）的意思。所以，它们是极问寄生电容的理想化概念。这种理想化的概念是为了抓住问题的主要方面，简化问题的分析。2 O$ o0 |4 ?2 Q0 X9 |9 J3 J
0 Q, O0 m, ^4 C2 i+ q6 g
1 v9 E4 j/ u* n$ R8 L5 P' @Cies、Coes 、Cres的测量是有特定条件的。一般采用的测试条件是：VGE =0V，?＝1MHz(测试信号的频率），VGE =30V。也就是说,Cies、Coes 、Cres表征的是IGBT关断条件下的极间寄生电容，属于静态参数。之所以规定Cies、Coes 、Cres测试的VCE，是因为这些数值是与VCE密切相关的。随着VCE的升高，它们的数值会迅速减小。因此这些参数主要影响的是IGBT开关特性，只有IGBT开关期间，C-E间电压才会有变化。
9 F9 r5 m. G7 i! c) Y7 V. A# s' h
4 [# ]8 B. `, `. d! V4 n: L% z: i$ cIGBT 在开通过程中，分为几段时间，与MOSFET类似的开通过程，也是分为三段的充电时间，只是在漏源DS电压下降过程后期，PNP晶体管由放大区至饱和过程中增加了一段延迟时间。开通时间Ton，上升时间Tr和Tr.i。还有一个时间为开通延迟时间td.on:td.on=Ton-Tr.i0 @8 q. S# `" C. }8 v7 n
z5 U/ F# R% `% h9 j8 j
3 u, p6 n+ H9 Y! L, s cIGBT在关断过程中，漏极电流的波形变为两段。第一段是按照MOS管关断的特性，第二段是在MOSFET关断后，PNP晶体管上存储的电荷难以迅速释放，造成漏极电流较长的尾部时间。关断时间Toff，下降时间Tf和Tf.i。trv为DS端电压的上升时间和关断延迟时间td（off）。漏极电流的下降时间Tf由图中的t（f1）和t（f2）两段组成，而总的关断时间可以称为toff=td（off）+trv十t（f），td（off）+trv之和又称为存储时间。
5 O+ L8 \3 J# ]* IIGBT知道少，看了这些你还懵吗？
6 r# C( p1 k$ c4 N- ^/ x”0 C8 e9 W3 [2 j5 |
7 M: r2 {: L( K s% D8 w( v# F
喜欢电源Fan，就快关注吧~小编欢迎您来提问
2 N+ ]. F$ l$ c4 [# V5 M" s0 _ ( S& S. N% V) S9 y* \6 ]
![]() + z) _$ G" H) g( b4 Q a' ^* O
| 
/1 
发表于 2019-9-27 15:07
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！