|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑 2 A* |% m! g' m# w4 h1 J
$ N5 |! R9 ~* m/ }; s+ Q
目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps
- E0 w. z& S: N, G; E9 Y* _1 J% D* ^# f; c3 c A) j
請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚- X8 f0 I" C$ ^ a( a
來增加阻抗匹配值# H# p7 [9 w- E" b2 C
3 ~5 ^8 S* D# g5 W9 n" f& V
1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC
! W8 d! ~4 m$ s或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走
7 v0 E& ]" w* H {) i哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會
* e8 {, a" e; `, s" N; n有一定相差比例關係，但不知是以哪一個為主?
" `: \" [" J5 i& y5 _$ t" u& O# p( z4 g+ q7 I R/ u
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會
0 @4 n1 [9 K7 c- v* z比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?+ t1 { ^: j) I, A
+ h: A5 ]9 ]* D7 [
感謝各位大師求解) v$ N2 U! ?$ @; K& x a
0 Z. ^3 q7 O2 i9 s/ X( Z3 \附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考
% x6 f: L. c3 T; k# C( ?: C1 a% C! R' x% o1 f
7 D7 u, e8 A2 z# ^
8 t) p( K5 J+ o! L% m- V# h
u. ? D1 o: K% Y! F
# n7 |( |* O, ~% C3 {
. ^0 g9 b9 [' w$ \# a) n. G" P
4 e, _( X7 G0 S4 p
. @# g6 h& t; y5 o1 L* t/ f
|
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
