21ic编辑推荐：分析了一块多层板后的感悟

admin

十层板 层叠结构:
5 r8 w7 u" I" Y$ \
上面有FPGA DSP CPLD、 ARM 蛮复杂的。
7 ?8 i; B- n/ U' m5 p5 l4 s' S
# {* A3 D& E6 n9 d/ F" b8 }
板子不是我画的，我分析了下它的布线技巧，有些感悟，写下来跟大家分享下：
8 p4 @+ g  @4 X5 `8 |* |
1.顶层和底层基本不走信号线，基本上用来扇出器件的引脚后，立即打过孔到中间层去走。一些不关键的信号线，可以在这两层走走，但是很少。


原因：顶层和底层的阻抗不容易控制。高速信号线在这两层走的话，也不利于EMC。

, m" u& \) Y- b! X
6 H8 U9 F2 a6 e" x; \8 f' i/ Q3 n2.电源线： 几乎全部是用粗的铜皮做连接。

8 J9 n+ T' W" _& G4 ?' s0 F
原因：这样做的好处无疑是有利于大电流流过。我们通常是画线的，这样虽然容易布线，效果没有铜皮来的好。
* X/ g) t7 y6 _" y# Y. r( A
* A) g. G4 a. g# o& ]* o
3.从DAC 到FPGA的数据线(单端)：

$ D$ x8 V$ H5 J$ T' K+ P/ y
0 r& E6 H5 R/ `0 u& w& x/ @. ?7 z为了等长，有的走了蛇形线，除了在走线起始位置处为了扇出而打的过孔外，全程都没有打过孔，有利于信号完整性的保持。

' O  P+ c; O' T; p$ m
/ ^5 N, W2 J* U. H- ]/ }! E* G* e4.从DAC 到FPGA的时钟线(差分)
. S7 U6 O0 ?8 K6 j* Q

严格等长和对称
1 R7 f3 }( I, J9 w+ ?8 c, j
* Q! _# |* W8 x2 u0 i" D% p
- A0 k+ h" h' c# D: X8 h& |5. 电源平面。
5 z* p) k3 o/ |9 U3 l: q
$ z) t1 w6 ^- a* N( V, i
有两个电源平面。电源种类太多，5\3.3\2.5\1.4\1.8\1V 、 有一个平面做了分割，分割的技巧是 根据某个IC主要是哪个电源供电，就分一大片铜皮作为该电源。直接从电源引脚扇出过孔打到该电源平面的相应区域上。另一个平面基本保持完整的3.3V。

: I. H4 I, @  ?
) V2 j4 x6 b$ {6.地平面。
4 J. _- E" z7 W7 A
0 S( ^1 |+ Q, P6 t5 Y
板上有模拟地和数字地，在两个地平面上都做了分割。但是，由于模拟地出自四片DAC，在布局的时候把它们布到了板子的边缘，这样AGND 只占了一小部分，DGND占据板子的绝大部分。因此，地平面的完整性保持的很好。而且没有任何信号线，跨越这两个分割平面。