不等长，毋宁死？

admin

文 / 姜杰（微信公众号：高速先生）


6 Y; R( v1 |; Y/ v! K6 c+ |自从盘古开天地，三皇五帝到如今。似乎自打我们接触PCB设计，蜿蜒蛇行的等长绕线就是挥之不去的噩梦。大家都知道等长的目的是等时，那么为什么要等时呢？什么样的信号才需要等时？等时的误差要做到多少才满足要求？这便是今天的主题——“时序”。
0 N  t6 \+ i# P# ^" r0 a2 l/ K, _! [' z
9 F7 t" E* D% s: I
" w; x2 R* q* l5 h0 ]  k0 {01


并行通信和串行通信是两种常见的数据传输方式，如果把线路（通道）比作道路，几辆车齐头并进的前进方式是“并行”，一辆一辆鱼贯而行的就属于“串行”了。在早期I/O速率都不高的情况下，并行通信的速度要比串行通信的速度快得多，效率也更高，耗时更少。对于并行信号而言，时序问题出现了，如何保证通道上的数据同时被接收芯片准确的捕获？什么又是共同时钟时序？《高速串行简史（二）：并行通信之系统同步方式》



" e. D! \) P* w/ n0 ^
. ?; |9 ^1 ?8 Z6 ]1 `. J# v02
! m  [( X+ i; q; z  w" y1 Q/ u
  w; Y6 L$ `5 R
  t$ t2 A" M1 _* D! D. J共同时钟的并行总线，虽然现在还有一些诸如常见的Local bus总线等应用，但已跟不上高速设计的需求，目前使用更加广泛的是源同步总线方式，比如，DDR信号。源同步时钟总线的时序要求主要是分组等长。但是等长只是满足了静态偏移，影响更大的是动态偏移，也就是SSN，ISI，Crosstalk等，不能过度强调等长（+/-1mil），而忽略了其他更重要的设计要求。究竟源同步方式是如何改善系统同步的先天不足的呢？《高速串行简史（三）：并行通信之源同步方式》

% Q+ C) @) b; M( Z1 h* z% N
! Y( [9 n8 d4 Z7 X' D  a
; t+ E) j. a# f+ v) }
5 f1 o- Q- S" u9 L3 w7 f& Y03
$ s" Y3 ^: Q  H% g! k( v+ D

/ m$ C. A' ?/ D- B! Y: z& `对于DDR总线，地址/命令/控制信号都是参考时钟信号，数据信号参考DQS，这些信号波形的相对位置之间存在一定的约束。想必大家对这类信号的等长要求早已烂熟于心，可是，等长绕线对于信号波形之间的关系会产生什么样的影响呢？《DDR时序学习笔记》


9 k# I) ?5 c2 y& W

! G. d8 U3 t; _04
! d- U4 W) ?& R& m9 u) E6 v

5 K; {0 ]7 e: E实现了走线的等长设计就一定会等时吗？未必！因为还有同组不同层、过密的蛇形绕线、跨分割、玻纤效应、封装长度等干扰因素，这些因素对信号传输延时的影响到底有多大？《既等长，为何不等时1》《既等长，为何不等时2》

. N4 q, |; v& F

/ R% z. B/ z, a* Z+ e
0 U- P3 O4 z( _* B% @; R! [& |3 F05
" ^8 Q9 K7 Z+ E
& S* g% m3 D7 w) L. n7 f
9 C3 M+ P, u( N9 O5 V; u又到了敲黑板，划重点的时候，重要的事情说三遍：


1、等长从来都不是目的，系统要求的是等时！
2、除了差分对内的等时是为了相位之外，绝大多数的等时都是为了时序！
3、为了时序而绕线，就一定要搞通时序关系，看懂时序图！

0 t  Y* H, p& e; J8 o( `) ?( D, e
《PCB设计十大误区-绕不完的等长一
PCB设计十大误区-绕不完的等长二
PCB设计十大误区-绕不完的等长三
PCB设计十大误区-绕不完的等长四
PCB设计十大误区-绕不完的等长五》
( M7 q! M7 b: B0 B5 S1 m' V& J
- G% M# {5 {, q2 s8 _% Z! ?* p( l

8 m4 E% [' ]9 ^2 p3 D

0 n: Y1 ^! V' h
$ g2 O- u& R4 \: C————你可能错过的往期干货————
, \. u& X8 B+ |9 Y' B: c/ G, y
5 [, I& W1 a4 X& }! b: X: y

% U& v  U" i7 e* ^- @' r9 ~' [) T3 F
& l, j, o' d* l  Q7 v) x6 z
/ b, M( c0 Q; K, s3 d' r关于叠层设计的这一点你们一定要看
* ]1 T- X8 W1 S" l2 s5 f+ Z设计从层叠开始
宝藏文，高速先生所有原创技术文章，戳戳戳！