时钟经过PLL是否可以减少jitter?

liqiangln

如果一个时钟经过一个时钟器件（buffer+PLL），这个器件的时钟输出相对时钟输入是否可以减小一些jitter ? 有实际项目，和芯片制作的哥们给些建议。 简单的说就是同一指标RMS值，输入是10ps,而经过PLL输入变成5ps了。

liqiangln

是啊，理论是可以消除一些jitter的，就是担心适得其反。

yun12

可以的需要HW ENGNEER 设计电路

stupid

可以，但要好的PLL设计才行，因为PLL本身也会带来jitter，低质的PLL会适得其反。
Allen 发表于 2008-6-10 23:24

% T- D) T* w! ^3 P7 D3 _0 o6 ]. E
! x# h, |+ p& c5 m4 s/ W
0 s% E8 o. b5 f7 r5 V    诚如Allen所言，PLL会将带宽以内的抖动跟踪掉，常见的PLL带宽为1～10MHz，但另一方面，PLL自身也存在固有抖动，会传递到下一级。

giga

诚如Allen所言，PLL会将带宽以内的抖动跟踪掉，常见的PLL带宽为1～10MHz，但另一方面，PLL自身也 ...
stupid 发表于 2010-7-13 09:04

注意，PLL跟CDR还是有区别的。PLL如何将带内抖动跟踪掉？所谓跟踪，只有在CDR中，当Data与Clk做减法时才有。PLL是对输入时钟的带外抖动抑制掉。

stupid

6 S  d* B8 T; |/ n
! k( X  _+ V, N7 S回复 6# giga

& q1 M: z& g0 J& H/ j8 ^" H
   
, d5 T" O2 @* r, k+ {, b" R% J    明白，而抑制的实质是因为PLL内部存在的LPF，但另一个注意的地方是所谓的Knee点的抖动传递。
1 k$ v. ?* }& i* }4 _
7 `  X2 ^  V, l8 O% Z% r  K
9 _( r* U4 L- S7 p3 F6 `. D
7 a- M' ?: o) t( h6 q$ P  e常见的CDR一般是PLL，但也有DLL，比如Xilinx

0 {2 d" m( S; `$ X; a再举一个例子，采用81134，固有抖动大概是十几ps，但送给PLL后，表现只有几个ps
" N: ^' S: a! S2 R! r% z
  |6 U! @. s7 T: `: `) h/ q0 o

liqiangln

谢谢各位的关注，现在的实现方式基本都是APLL来实现Jitter的消除。08年的时候，由于芯片的要求比较高，而且商业芯片的性能确实也存在一些风险。

现在商业芯片DPLL+APLL集成的方式，这个问题基本已经能解决了。而且Jitter的测量，现在也越来越重视Phase noise的指标，直接跟内部的PLL的相关。

6 X4 j" D1 c( Z  x* s% `4 U! Estupid ，多谢，我也在SH，不过去Lab的时候，很少能看到你，呵呵。
, D6 \) Y* V+ ^) s
& h, P) F( r+ ~) D, p

stupid

回复 liqiangln 的帖子
) C  e& ^0 a0 N
0 G0 Z0 P- q- s& \7 X呵呵，随着抖动预算越来越紧张，链路中的每一部分都必须仔细考虑，而且必须持续不断的改进，才能满足貌似“变态”的要求。
4 w- S) D; e6 ~; V) @
在PLL的设计上，Altera和Xilinx现在都用模拟的。
9 ~3 j6 d5 `; T: B' f2 I( @
" n; f; W3 U! P而相噪的测试，类似于对VCO之类的，最好用的仪器是信号分析仪。