Rename allegro—>orcad

liulinjievvv

allegro中的元件rename之后,
如何将Rename信息反馈到orcad,
以便原理图与PCB同步?
" u# F2 P1 e; Y- V请高手指点,谢谢了!!!

elmma

我没有做过,但在书上看到.回注就可以了.你不妨试试
1.选择file-export-logic.弹出"export logic"对话框,在"logic type"中选择"design entry cis",表示要传回的软件为capture.在"export drectory"中选择要导出的路径.
2.单击"other"页面,在:comparision design"栏显示要导出的电路板文件.
' a, `8 x$ I6 j* a3 B& Q% j$ c! D9 T3.切换到"candece"页面单击"export cadence"按钮.弹出进度窗口.
$ j& E, w! J8 V: @6 S6 U# y2 j. T& e4.单击"close",关闭对话框.
5.打开design entry cis,打开dsn文件,选择tools-back annotate,在"allegro pcb editor"栏保存好的allegro电路板的路径.
, ]$ h' G* O1 b$ v: `# {  z( U在netlist栏选择"capture"直接转allegro的netlist路径;
+ v" r: S" X1 d  }* S7 K在"output"栏选择要输出的rename的文件路径.
bank annotation 两个选项都选上.
6.单击确定执行back annotate.

tnttnp

上面的方法我看过，不过没试过。
: k/ z+ q9 q" F$ A; y我是这样做的，同时打开orcad和allegro，想改那个命名了，高亮这个器件，然后看orcad里哪个被高亮了，然后在orcad里改，改好更新下网表就好了。个人感觉这样似乎要稍微好点

liulinjievvv

谢谢高手指点！

windy.yang

终于找到了，要赶紧试试

黑月

回复 tnttnp 的帖子
& y; N2 O4 ^8 B. \
你这种方法也是可行的，不过如何器件都布局连线好了，重新导入下网表，原来的器件就会删除，需要重新布线的！
" X3 D/ [; p/ R1 C* m0 J# ^! Q不知道我这样理解对吧？