各种倒装凸点结构的电迁移可靠性及电流承载能力

admin

转自：公众号“安靠上海”
作者：Christopher J. Berry1，邹毅达2，林伟1（1.安靠封装测试，美国；2.安靠封装测试，上海）


摘要：随着倒装凸点中的无铅化，以及I/O 密度不断提高，凸点间距和大小不断减小，倒装凸点由于电迁移引起的失效越来越成为一个主要的可靠性问题。本文论述了对铜柱（Cu Pillar），高铅（high Pb），锡铅（SnPb），无铅（SnAg）等倒装凸点的电迁移研究结果。我们设计了一个特别的测试样品用于直接比较较各种不同的凸点结构，并在三种不同的电流量和温度下测试，数据用于推导Black 公式中的参数。已完成的19000 小时的测试数据表明铜柱的可靠性在4 种结构中最好，随后依次为SnAg，SnPb，High Pb。本文详述了测试数据，失效分析，以及在某些结构中Black 公式中参数的估算。本文也提供了一个在实际使用条件下假定寿命和特定失效率时,预算倒装凸点的电流承载能力的方法。


1 简介
    在直流电的作用下，电子由导体的负极向正极移动，其动能也推动了金属原子从负极向正极的移动，而空穴却移向负极。这种运动的结果是，压缩应力在导体的正极产生，而导体负极附近产生拉伸应力。这样就导致了两种失效机制，一种是在压缩应力区域因为金属原子聚集而形成的凸状体，可能导致与邻近导体的短路。另一种失效发生于拉伸应力区域，因为空穴的产生和扩大，造成断路。导体形状和材料的变化发生于导体的端部，所以压缩和拉伸应力区域也形成于此。图1 描述了互联导体在电流作用下的电迁移现象。

图1 电迁移现象和对互联线的破坏

    计算、移动和通信领域电子产品功能和性能发展迅猛，这意味着在更小尺寸的产品中，要求更高的互联密度和更大的功率应用，从而使得电迁移失效问题日益突出。有可能失效于电迁移现象的封装互联方式有倒装凸点（flip chip bump），晶圆级芯片尺寸封装（WLCSP）的重新布线（RDL），WLCSP 的球栅阵列（BGA），穿硅孔的微通孔等。为了保证高速数据传输的电气性能，flip chip 封装技术被广泛应用，各类flip chip（FC）中的电迁移失效也得到了广泛分析和研究。
    电迁移可靠性直接与互联点的尺寸和材料结构有关。新开发的封装互联技术必须经过电迁移特性实验，以确定在预期失效率和产品设计寿命下，互联点的电流承载能力。通常，电迁移实验采用高于正常使用条件的电流值和温度值，以此研究各种互联点的失效模式，并导出所需的计算公式中的常数。
    虽然全球电子工业标准（JEDEC） 对flip chip凸点的电迁移特性实验有指导性文档，但它对具体的EM 实验没有足够的说明。本文将描述几个EM 特性实验装置，并推荐了合理的EM 实验方法。文章还讨论了影响实验结果主要因素，并提出预测各类典型flip chip 凸点电流承载能力的方法。
2 实验设计和数据采集
    电迁移实验的目的是确定互联点的电流承载能力，从而可以针对真实使用条件，设计可靠的互联点。正确选择实验设置和数据采集方法是十分重要的。在EM 实验中，需要应用加速实验条件，即较高电流和温度值。根据特定的失效标准，测试结构的电阻值被持续监测，直至失效。失效数据被用于确定Black 公式（公式1）中的常数，从而得到相应电流密度和温度的平均失效时间。

这里，
MTTF = 平均失效时间（Hours）
J = 电流密度（Amps/cm2）
T = 温度（K）
n = 电流密度系数
Ea = 激活能量，eV
K = Boltzmann 常数，8.62e - 5 eV/K
A = 常数
    一旦计算出平均失效时间，就可以用对数正态分布和Black 公式的常数算出这种互联点在特定使用寿命和失效率下的电流承载能力。一个典型的案例假设0.1%失效率和10 年使用寿命。公式2 表示，在EM 实验条件下，0.1%失效率时的样品寿命。


这里，σ 是对数正态分布的标准差。
    计算结果的精确性决定于Black 公式中常数n和Ea 的精确性，从而决定于EM 实验中合理的温度和电阻测试，以及所使用的样品失效标准。因此，EM实验结构，焦耳加热效应，电阻测试和失效标准等因素都对电流承载能力计算有直接影响。
2.1 EM 实验结构

应用广泛的两个EM 测试结构包括：a）多个凸点连在一个链环中；b）多个凸点对一个测试凸点输入电流。这些测试结构在JEDEC 标准JEP154中有详细描述，如图2 所示。这两种方法各具优缺点，并在失效标准模式上含义不同。

（a） 一个链环中的多个互联凸点

（b） 多凸点为单个凸点输入电流

图2 用于flip chip凸点EM 实验的典型测试结构

    在图2a 中，多个flip chip 凸点串联在一个链环中，这些凸点交叉承受不同方向但同样大小的电流量。因为多个凸点都会因电迁移遭破坏，失效分析变得困难，很难归结到某个特定凸点的损坏，无论用绝对电阻值增加或电阻值百分比增加作为失效标准都不合适。因为链环的电阻值较大，焦耳加热效应也较明显。

    为了避免这个问题，另一个EM 实验结构是用多个凸点为一个凸点提供电流并使其失效，如图2b所示。虽然保证了只有单个凸点被破坏，但因为输入电流来自多个凸点和输入线，所以实验不能真实描述凸点的电流汇集效应。此外，凸点电流输入是单向的，我们需要双倍样品来获得完整实验数据。
    相比之下，Amkor 所使用的双凸点链环结构更加合理。这种结构将不同方向的等量电流输入所测的两个凸点中，失效分析容易。因为链环长度缩短很多，凸点电阻在整个链环中的比例增大，可以使用绝对电阻增加作为样品的失效标准。

图3 Amkor 双凸点EM 测试结构

2.2 实验结构的电阻测试
    典型flip chip 凸点的电阻值很小（几个微欧姆），需要使用4 点Kelvin 电阻测试方法，并将测试点尽量靠近所测凸点，如图4 所示。另外，还需要敏感的电压测试系统，以精确测得微欧姆级的电阻值。

图4 4 点Kelvin 电阻测试系统

2.3 焦耳加热效应

    焦耳加热是指电流通过导体会发热。焦耳发热所引起的样品温度升高，会影响激活能量Ea 值的计算。测量凸点实际温度的最好办法是将温度感应元件直接放置于凸点的上部或下部。另一个方法是利用EM 实验结构电阻温度系数（TCR），虽需要温度电阻校正，但设计简单易行。
2.4 失效标准
    电迁移实验中通常使用两种样品失效标准：电阻值的百分比增加和绝对值增加。因为EM 结构和互联结构的不同，采用不同失效标准可能会极大影响对凸点电流承载能力的预测。图5 是EM 实验中两种电阻值随时间变化图。
第一种情况，凸点突然断裂，失效时间与失效标准无关。但是，更普遍的情况是，电阻值随时间逐渐增加，选用合适的样品失效标准变得非常重要。失效标准的选择，决定于EM 实验结构。Amkor 的EM实验（图3）使用10 微欧姆的绝对阻值增加作为失效标准。

图5 EM 实验中的两种典型的电阻值随时间变化图

3 flip chip 凸点实验装置

    Amkor 用于电迁移实验的样品是一个14.7mm的芯片。芯片使用65nm 半导体技术和低介电常数的电介质。芯片的互联凸点分别采用高铅（HighPb），锡铅（SnPb），无铅（SnAg）和铜柱（Cu Pillar）材料，凸点的节点间距是150μm。芯片用聚酰亚胺（polyimide）进行材料钝化（passivation），芯片焊盘上的polyimide 层中有47um 的联孔。
    每种情况下，凸点在polyimide 的联孔中直接生成并与芯片钝化层（passivation）相接。凸点下金属层（UBM）的直径为90μm，凸点高度为75μm。对于焊锡类凸点，UBM 的结构是TiW（1000A）/Cu（1500A）/Ni（2μm）。对于铜柱凸点，UBM 结构为TiW/Cu，高度为55μm，而20μm 或40μm 高度的锡帽（SnAg）随之形成。因为光刻的漂移效应，铜柱顶部与锡帽相连处的直径稍大于90um。
    芯片的基板是4-2-4 的有机多层板，基板核为400μm。基板上的焊盘有SMD （阻锡层决定）和NSMD（非阻锡层决定）两种。对SMD 焊盘情况，阻锡层的开孔为85μm。而在NSMD 情况下，焊盘直径为115μm。SMD 焊盘为表面处理锡层（SOP）覆盖，而NSMD 焊盘使用有机表面保护层（OSP）。使用的锡球为SAC305。图6 是芯片上的凸点分布和基板的顶部视图。表1 是每种实验设置的细节描述。

图6 芯片上的凸点分布和基板的顶部视图

表1 各种实验结构细节

4 实验条件

    对每种flip chip 凸点，我们采用了不同温度和电流值的实验条件，而每种条件有8 个实验样品（DUT），如表2 所示。表2 中的温度是所设置的加热炉温，而实际样品的温度因为焦耳发热效应要高于所列温度大约5 度。表3 列出各类凸点的电流密度值。

表2 各类flip chip 凸点的EM 实验条件

表3 实验中的电流密度

5 测试结果
    实验结果如表4 所示。

表4 flip chip EM 测试结果

    High Pb 凸点在5 种测试条件下的对数正态分布曲线如图7 所示。正如预测，最严格测试条件（145℃，700mA）下的样品首先失效，平均失效时间是285 小时。而在最宽松的测试条件（130℃，400mA）下，样品最迟失效，平均失效时间是4170小时。在130℃下， 如果电流从400mA 加大到550mA 和700mA，样品的平均寿命会分别下降4 倍和7 倍。但是，在145℃下，电流值从400mA 增加到700mA 平均寿命只降低3.2 倍。数据分析可得到Black 公式中的常数值，激活能量Ea 为1.08eV，电流密度系数n 为1.86，与期望值一致。

    类似地，由实验结果导出的SnPb 的Ea 和n 的经验值分别为1.06eV 和1.62，这也与期望值一致。而SnAg 的Ea 值和n 值分别为1.34eV 和1.9，比预期值稍高，原因可能是其中一组样品没有足够的失效数据。

对于铜柱类凸点，多个失效发生在5000 小时之前（表4 中标注**）。但失效分析表明这些失效并不是源于电迁移。因为没有足够的失效数据，我们无法导出Ea 值和n 值。表5 列出由实验得到的Black公式中的常数值。

图7 High Pb 凸点失效的对数正态分布图

表5 Amkor EM 实验导出的Black 公式中的常数

    所测凸点的EM 性能优劣可描述为HighPb<SnPb共晶<SnAg<Cu Pillar，如图8 中所示。图8是各类凸点在145℃和700mA 测试条件下的比较。共晶SnPb，SnAg 和铜柱的EM 性能排序正如预期，但High Pb 凸点的EM 性能如此之低令人诧异。High Pb 焊锡用于业界已超过40 年，一直被认为具有很高的EM 性能。事实上，High Pb 焊锡通常被用作比较对象，来决定新型凸点是否有可靠的EM 性能。
值得注意的是，在Amkor 所有焊锡类测试样品中，焊盘的表面处理都是Cu+SOP，这极大影响了High Pb 凸点和其它焊锡凸点的EM 性能。上述数据同时表明，在同样的测试条件下，铜柱凸点比SnAg凸点的EM 性能高出3 到4 倍。

图8 在145℃和700mA 测试条件下，

各类FC 凸点的EM 性能比较

6 失效分析
6.1 High Pb 凸点
    对High Pb 凸点的失效分析表明，失效裂纹主要发生在负极凸点靠近基板一侧（电子由基板流入凸点）。裂纹处于大量的Cu-Sn 金属间化合物（IMC）和基板的Cu 焊盘之间，如图9 所示。

图9 High Pb 凸点的失效位于基板一侧（负极侧）

    Amkor 使用了Cu+SOP 的基板表面处理和TiW/Cu/Ni 的UBM。
    High Pb 凸点中Sn 的含量较少，在EM 实验中，Pb 移向正极，而Sn 则在负极聚集。这些聚集的Sn原子将和基板焊盘中的Cu 形成Cu3Sn IMC。随着电迁移的继续进行，多余的Cu 将进一步形成Cu6Sn5IMC，直到凸点中的Sn 被消耗殆尽。这时，空穴或裂纹就会在Cu6Sn5 和Cu3Sn 的界面上形成，并逐渐扩大。
6.2 SnPb 凸点
    图10 是SnPb 凸点的横截面视图，显示了共晶SnPb 凸点在正负极处的单元分布。凸点失效主要发生在基板负极一侧的两种Cu-Sn IMC 的界面上。但凸点中还是保留了大量的Sn 成分，这应该是SnPb比High Pb 寿命更长的原因。由于电流拥挤效应，一些EM 破坏也发生在正极凸点上。而且，可以看到全部Pb 都向基板一侧漂移。

图10 EM 实验后SnPb 凸点的横截面分析

6.3 无铅SnAg 凸点
    对SnAg 凸点来说，失效主要发生在UBM 一侧，而在基板一侧也有明显的破坏，如图11 所示。虽然对负极凸点来说，Cu6Sn5 IMC 向UBM 方向漂移，会在基板一侧产生裂纹。但是，主要的薄饼状的断裂失效是发生在正极凸点的UBM 一侧，在Ni3Sn4与块状（Cu，Ni）6Sn5 之交接处。

图11 EM 实验后SnAg 凸点的横截面分析

6.4 铜柱凸点

    如前所述，有些铜柱凸点的电失效发生在5000小时之内，但失效分析证明这些失效并非来自电迁移。如图12 所示，负极凸点的基板一侧有轻微裂纹，但不足以引起电阻变化。图12 还表明，即使在1000小时之内，两个凸点的SnAg 锡帽以及SAC305 已有显著部分转化成了Cu6Sn5 IMC。在铜柱一侧，铜成分的消耗是非对称的。
    我们也分析了不少其它早期失效样品，但它们都与电迁移无关。样品失效可能源于基板连线的不合理设计。

图12 EM 实验后铜柱凸点的横截面分析

7 倒装焊凸点的电流承载能力预测
    如使用的凸点结构与Amkor EM 实验中所采用的相同，那么凸点的电流承载能力可以由如下公式3 计算获得。公式3 只是Black 公式的另一种表达方式。这里，假设标准差σ 在实验和使用条件下是相同的。


Iuse,Tuse = 使用条件下的电流和温度
Iacc,Tacc = 加速实验条件下的电流和温度
tx %（Iuse,Tuse）= 使用条件下的凸点寿命，假设x%失效率
tx %（Iacc,Tacc ）= 由实验结果计算出的在加速实验条件下的凸点寿命，假设x%的失效率

    假定产品使用寿命为100k 小时，失效率为0.1%，图13 是根据公式3 计算出的在不同的芯片结温条件下，各种倒装焊凸点所允许的最大电流承载值。这里，Ea，n 使用了前文中导出的常数。
    倒装凸点的大小变化会改变Black 公式中电流密度。如要达到同样的电迁移寿命，对于一个直径为X 的特定的凸点，其允许的最大电流将减小或增加(x/90)^2倍。

图13 凸点最大电流承载能力（假设0.1%失效率，100k 预期寿命，等同于Amkor 实验样品中的凸点）

8 总结

    我们对各种不同的FC 凸点结构在使用Cu+SOP 基板表面处理的情况下进行了电迁移可靠性测试。测试结果表明铜柱的性能是最好的，随后依次为SnAg，SnPb，High Pb。High Pb 在此测试中性能惊人之低，其主要原因是由于Cu-Sn IMCs 的形成导致凸点中的Sn 被消耗殆尽。凸点中Sn 的含量对于基板使用Cu 表面处理（没有Ni 阻隔层）的电迁移可靠性有直接的影响。通常随着Sn 含量的增加，电迁移可靠性会提高。
根据测试数据，我们导出了Black 公式中的常数。同时也给出了如何预算在指定寿命及失效率下凸点的电流承载能力的方法。需要再次强调的是，据此计算出的数据只应当作指导性的，实际产品的设计必须根据产品在其具体情况下的实测数据。
鸣谢
    感谢公司中所有对此文提供帮助的人。JonAday, Millete Carino, Steven Lee, Malvin Lara, Riki Whiting, 和DongHee Lee 帮助设计组装了测试样品。另外，特别感谢Ahmer Syed（现在Qualcomm 任职）在Amkor 期间所做的电迁移测试和分析方面的贡献。


作者简介
Christopher J. Berry，Amkor 美国先进封装工程部副总裁， 美国亚利桑那。
邹毅达，Amkor 上海SiP 事业部高级工程师。
林伟，Amkor 美国机械工程部总监，美国亚利桑那。

IC封装设计纯技术交流群，欢迎封测同行加入！
加入方法：加微信auhijnap,注明公司,技术方向,通过验证后加入群。


学习,交流,分享IC封测相关技术，包括但不限于设计,仿真,工艺,可靠性...
国内主要IC,封测,载板厂商基本到齐，台日韩封测载板厂家正在邀请中...


已加入厂商（部分）：
展讯、RDA、联芯、全志、瑞芯微、华为、中兴、国科、景嘉微、国民技术、汉天下、新岸线、联想、海尔、海信、振芯、芯源......

ASE, Amkor, PTI, SPIL, UTAC, Unisem......
长电、华天、通富、晶方、芯健......
越亚、深南、兴森、康源......
Ansys,Cadence......



『本文转载自网络,版权归原作者所有,如有侵权请联系删除』