Allegro培训笔记---深圳第五期培训

Log07071222 · 发表于 2015-7-21 09:42

EDA365欢迎您！

您需要登录才可以下载或查看，没有帐号？注册

x

这是我第一次参加Cadence培训，本来上一期也很想去的，但是由于其他事冲突没去成。
这次培训带给我的感触很深，就是感觉很多牛人都去听课了，大家好学的劲头真是深深的触动了我。
不是有句话说：我不怕别人比我优秀，我只怕比我优秀的人比还要努力。是的，在深圳这样一个充满
竞争的城市，各路大神各显神通。不要说你止步不前，哪怕是你进步慢了，就有可能面临被淘汰，
还听过一些老工程师说过，深圳是一个给的工资的城市，只要你有能力，哪里都能产生财富，哪里
都能大放光彩，但是能力靠的是积累，是不断的拼搏、奋斗、学习。这次参加培训的所有同学，
不管年纪大点的、小点的；能力强点、弱点的，公司差点、好点的等等，你们所带给我的都是一个
充满激情的人，同样也就是所谓的奋斗者。能加入这样一个大家庭，我感觉很荣幸，同样也很骄傲。
和大家一起学习、一起探讨，一起进步，让我也充满的激情。

废话不多说了，我把这次听课的一些随堂笔记整理了下，希望能对没去的同学有点帮助，
也希望去过的同学能够给与完善和指正。
--------------------------------------------------------------------------------------------完美分割线

项目名称：HDTV（方案：TI 8168）Soc芯片

布局：接口电路靠近接口放置（PHY芯片）

PoE网络供电（路由器）PoE模块，RJ45网络接口设计：不带变压器，挖空变压器地下所有层铜皮，自带变压器，挖空最上一排孔到板边所有铜皮，数字地使用单点走线的方式连接到数字地地铜皮。

SDRAM DDR DDR2一般使用远端T型拓扑，DDR3一般使用FLY-BY拓扑（特殊菊花链，4片以下和T型拓扑差别不是很大）。

主控芯片的引脚设计一般已经默认了DDR设计拓扑：地址线在数据线右端（Fly-by拓扑、菊花链），地址线在两组数据线之间（T型拓扑）。设计前仿真，是为了选择合适的拓扑结构和规划好线长、线距。

曼哈顿长度：两直角边的长度。SMD器件距离板边保证5mm以上（SMT），至少保证长边，不能保证增加工艺边。

机壳不可以直接接到板内：使用磁珠（封装1816以上）+电容（20pf/2KV优先保证耐压）的模式‘机壳地以下不可有除机壳地以外的所有信号，包括数字地。

装配安装孔，要么直接连在外壳地，要么保证净空距离2.5mm以上（具体跟防静电等级有关）。所有的外部接口都要增加ESD防护，并且适当的增加共模电感，外壳接外壳地，并在旁边预留磁珠和电容到数字地。

相邻DDR芯片相距保证3mm以上，最多5mm。DDR2以后芯片自带阻抗匹配可调ODT，但这仅针对数据线，所以其他的地址、控制、命令线根据实际情况需要做阻抗匹配，针对DDR3的Fly-by拓扑一般使用终端匹配，走线最后上拉，并且是Stub无限接近零。走线顺序：一般先走地址线（地址线一般最长），然后走时钟线，根据线距（以时钟线为基准一般±200mil）要求绕线，最后走数据线（同样以时钟线为基准）绕线。

数据：10根一组（D0-D7 DS0+/DS0-）同组同层，尽量少换层，切记不可跨分割，DDR走线区域禁止走其他任何信号线（特殊情况特殊处理）。所有的Layout，都不应该使用某一经验值（特殊情况特殊处理），都应该以芯片的Layout Guide为准则，选择合适的拓扑，合适的线长、线距。

叠层设计时，尽量保证层叠对称：敏感信号优选地作为参考平面（DDR信号、DVI、USB等）

--------------------------------------------------------------------------------------------完美分割线

这次培训，我感觉收获很大，学到不少的东西，也解开的心中的一些疑惑，

接下来的所有培训，我都努力去参加，希望不断的提高自己的能力，

感谢杜老师、感谢吉米大师、还有那个讲数据线阻抗的大师（不好意思不知道怎么称呼）