EDA365电子工程师网
标题:
再发Constraint Manager疑难杂症,高手请进!!!
[打印本页]
作者:
mcu200689
时间:
2011-6-8 17:03
标题:
再发Constraint Manager疑难杂症,高手请进!!!
1.jpg
(227.21 KB, 下载次数: 5)
下载附件
保存到相册
2011-6-8 17:00 上传
3 l4 h. o1 _, e, E0 Y
4 a1 d! F$ w. W6 W! q' k" H$ t
如图中所示,数据线都是一对一的,凭空跑出来很多没用的线,黄色所示,都是其他引脚已经连接的。检查原理图没有问题,没用这些连接关系都是一对一的。
7 O% ]* D. `# g' Q' X3 q# Q
前两天发帖有朋友说是模型问题,我用的是排阻,4个一起的。模型都用的一样的,总共64条线别的都没问题,单单这几个有问题,请教高手有遇到过这种情况的吗,该如何解决。先谢了
+ ]' f' @$ Z( `/ G' B+ ~ t* T
作者:
wangxs_song
时间:
2011-6-8 21:48
是的,需要重设模型!
作者:
mifener
时间:
2011-6-8 22:46
你确定一对一?
9 h8 p' k n3 u; p1 Q' p1 N
pin pair改longest或者手动设pin pair试试~
作者:
ccjljy
时间:
2011-6-9 08:38
pin pair下清空 scope选择global
作者:
ccjljy
时间:
2011-6-9 08:49
关于pin pair下的选项help里面的说明是
* K+ m( w) m% u7 _0 |
Match Group. In the Pin Pairs column of the Relative Propagation Delay worksheet, you can guide the generation of pin pairs with the following options:
5 I6 I& a/ j( p ?5 f9 {5 Q
1 T% S$ t5 R* G6 x7 N
\7 U {- ^2 r8 T2 ~
Choosing this option . . .
1 [3 `' y8 }* S* u& e
Generates pin pairs based on . . .
* `- `: E6 m( J" p9 ]
% h2 M0 h. g$ c6 a% B! b3 p: h
All Drivers/All Receivers
) Z! E" A5 u) D: L K8 g9 @6 V3 [
All combinations of drivers and receivers.
8 g+ H$ H; d/ I/ S6 C0 U G5 p2 c3 a4 J# I
& v' ^) l# ^) @ S% ^* |5 O1 _# Y! E
Longest Driver/Receiver
! \- _- [/ V4 T: @8 S: c, t9 F/ ]! }
The longest driver-receiver pin pair. Uses the longest pin pair when there are not any drivers or receivers.
/ ]5 h& _$ H7 y" x
" x+ B% I; Y5 a6 I& f6 M1 \0 E6 a
Longest Pin Pair
% j# m5 l5 A4 Y: F
The longest pin pair.
- g2 ^- t& w& W x$ l6 f8 z
作者:
wangjing
时间:
2011-6-9 09:29
建模的时候pin number 12345678对应错了是不是?
作者:
mcu200689
时间:
2011-6-9 19:24
回复
wangjing
的帖子
) L( g: B. x& t; q, _9 J
% Q! I3 W5 i( ?4 U
没错啊 对应关系也对着呢 一样的模型 有的是对的 有的是错的
作者:
mcu200689
时间:
2011-6-9 19:25
回复
wangxs_song
的帖子
% w7 D" D2 ]9 i
' M: @2 A& w; V4 ?6 d
模型都没问题啊
作者:
wangjing
时间:
2011-6-10 09:11
回复
mcu200689
的帖子
2 y; L S; _% U% a
, t% l: f3 L5 R/ p3 X1 |" Y) G: y4 t
你的排阻是不是上拉或下拉?就是一端是电源或者地?而并非两端都是信号。
作者:
mcu200689
时间:
2011-6-10 09:54
本帖最后由 mcu200689 于 2011-6-10 10:03 编辑
4 z: p/ }' i. l: @ N: s
/ F5 q& ^" n' U- D, L( }8 L
今天找到问题的所在了,DDR2组内8跟数据线是可以互换的,为了布线方便就把原来的一组内的8跟数据线做了调换,
约束里边的两条线是换前和换后的(一条绿的是现在的连接关系,黄的是原来的),
应该是生成网表的的时候,新的连接关系没有替换掉原来的,造成两根线同时共存,这种情况应该就是OrCad画原理图时的问题了,不知道这种情况怎么解决??
作者:
wangjing
时间:
2011-6-10 10:30
回复
mcu200689
的帖子
3 J2 S! U: }5 m; X, o1 d1 E; b
: z7 s- i; p) ]1 T7 ~8 i5 P
调整原理图再导网表啊
作者:
mcu200689
时间:
2011-6-10 10:58
回复
wangjing
的帖子
1 s5 x8 m6 z0 V, h6 A/ V3 ?' o
( S/ O. F1 H4 L+ ^+ [& w1 w; |
怎么调?原理图连接关系对着呢啊
9 D; z. z$ G/ e' ~) F- j! ]% J
作者:
wangjing
时间:
2011-6-10 11:01
回复
mcu200689
的帖子
( d t9 U+ O# b0 \
3 _2 m9 w; g( ` ?" _0 z, q
对着呢怎么会这样,重导网表。
a# T5 q+ M% E: _7 m
作者:
mcu200689
时间:
2011-6-10 12:08
回复
wangjing
的帖子
# N/ \1 ` d/ L! p) O
: r" a J8 d9 |
导啦 我改了连接关系就重新生成网表 导到PCB了 约束关系还是显示两条线 不知道咋回事
作者:
wangjing
时间:
2011-6-10 13:03
回复
mcu200689
的帖子
/ i) r' @ I. E
: T! K5 F+ ?' B& S" U# o; E2 b$ y
不应该会这样 你的原理图没改好吧 再检查一下。换个路径再导一下
) i, Z& j7 B# d& D9 Z+ A a
作者:
partime
时间:
2011-6-20 22:15
搞PIN PAIR,别整net。你对象都搞错了
作者:
zzlhappy
时间:
2011-6-20 22:25
删掉,重新设置一下,试试
欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/)
Powered by Discuz! X3.2