EDA365电子工程师网

标题: 如何在HDL中对元器件重新排序？ [打印本页]
作者: fpga    时间: 2011-3-9 14:29
标题: 如何在HDL中对元器件重新排序？
请高手指点，非常感谢。
作者: fpga    时间: 2011-3-9 15:33
等待高手
作者: gleefly    时间: 2011-3-9 16:35
应该是在导出网表时，第一大项中，选择第二或者是第三个单选项就会重新编号。4 {4 [# _$ b" D' ?$ {
作者: fpga    时间: 2011-3-9 17:30
能再详细点吗？新手，啥都不懂。: X6 [$ a# y3 r: f, w! h7 X
用惯了orcad，这个用不习惯啊。
作者: Vincent.M    时间: 2011-3-9 19:13
export physical即原理图打包5 y0 ]4 `2 {8 N$ x; q
此时，除自己定义的位号，其他所有原件location属性均为$location
作者: fpga    时间: 2011-3-10 09:34
我也是用的export physical，但里面具体需要设置哪些吗？
! |9 s0 ]" i. X# [' i( a( ]" W  v然后再back annotate是吗？
. G6 b. s% P9 c5 C: [1 R我这呀做不行，元器件编号不变
* r7 f1 m& E% M' ~/ p1 |! w我现在有两个板子，想合成一个板子，所以想把两份原理图合并成一份，但位号好多重复的，所以我想把其中的一份位号加大。请问如何操作，谢谢。
作者: fpga    时间: 2011-3-11 16:31
高手进来帮帮忙啊，鼓捣好几天了没搞定
作者: dzgking    时间: 2011-3-11 16:45
位号有$的可以重新编号的，没有的要手动改了。
/ B9 L' z' k8 d输出的时候选repackage.
作者: flyingc381    时间: 2011-3-11 16:59
dzgking 发表于 2011-3-11 16:45
6 }6 ^  O$ ]5 |) r8 K' \# z位号有$的可以重新编号的，没有的要手动改了。
1 @5 a( Q; x; `6 n0 i/ p& \' i( b, x/ k输出的时候选repackage.
3 [; B4 u6 V4 c: g& M
同意楼上的意见！！！  B- Y' t+ m% I" C: d4 V6 J
作者: flyingc381    时间: 2011-3-11 17:00
关键是要选repackage8 l/ }9 z8 p6 x4 T
: a: w0 y0 ?# y" [! y7 C+ W
作者: flyingc381    时间: 2011-3-11 17:01
使用HDL，，偶是专家……3 C! i% X  j: b+ U- y

) B& d8 X! [& Y) X/ R, X, M9 |有问题可以问我！！
作者: fpga    时间: 2011-3-11 17:31
那我想把号码加大如何操作？比如电阻从R200开始排，电容也是从R200开始，IC从U200开始
作者: dzgking    时间: 2011-3-11 22:56
本帖最后由 dzgking 于 2011-3-11 22:57 编辑
5 d" s9 g- \; M- g) @' p, c! |: e0 V" h* _4 J# S" T' i
project manager >packager setting
$ ]8 p5 ]/ G  \; z/ X: `大概是这里，试试
作者: dzgking    时间: 2011-3-13 12:44
回复 flyingc381 的帖子8 s  {+ f' D9 Z& ]: r5 l
* [2 \7 T: q! _; a/ g% ], z
如何从ConceptHDL原理图里导出用到的库？谢谢
作者: flyingc381    时间: 2011-3-13 16:16
回复 dzgking 的帖子! R6 x6 d. Y, q% M/ s) j! |

' h- ?4 ~' {! b* n3 n" ?/ j/ T1 h没有库，，HDL的原理图打得开么？？  y' _. d5 v0 l8 }0 j1 ^7 c1 _. g
作者: fpga    时间: 2011-3-14 09:45
比如我在REF DES写上R，我设置以后所有器件的前缀都是R了，能否分类啊？6 f3 M6 {* o# u4 v
作者: fpga    时间: 2011-3-14 09:48
https://www.eda365.com/home-space ... um-picid-10308.html
. c- O+ `5 W( e/ f% G在上面的路径中是我抓的package setup界面截图。帮忙看看在哪设置。
作者: fpga    时间: 2011-3-14 21:40
期待中……



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2