怎么理解过孔和电容提供回流通路

viafire

$ Z' u. }  @0 N5 E; W3 d; i从高速PCB基础理论及内存仿真技术一文中看到的，如上图。
怎么理解电容提供回流通路，图一比较好理解，
图2怎么理解？
% y0 ]- D# Y9 \3 B在不同的参考平面做切换，那电容的放置地点有什么要求？是不是要放在离信号过孔最近的地方？另外电容右边接的电源要与下面的电源层用过孔连接，这个连接的过孔是不是也要放置在离电容最近的地方？
2 R  K. Y# |/ V9 w  x5 L请能人回答一下，谢谢！

viafire

么人知道么？

liqiangln

这个论题要注意2个知识点：
0 {0 J, z+ \, I: H7 O8 a1： 电容在对回流路径相当通路，或者简单理解就是电容对高频信号是短路的。
, e6 O* e( t5 I  Y, B2： 注意到参考电平时 电源平面 和 地平面，在他们之间跨接一个电容，相当于高频信号（回流信号）被这个电容短路了。
4 b* i( ^) I+ U! i' w- ?
先看回流路径，先从电源平面走，然后碰到VIA，信号换层（此时回流路径最理想的平面是地平面），此时回流路径要找阻抗最小路径，此时有2条路走，1 电源层到地层，阻抗是电源内阻，2，是走电容的内阻（ESR），显然走电容的路径是最小阻抗路径。所以解决了回流不连续的问题。

viafire

谢版主，但我还想知道这个电容的放置位置是不是有讲究？尽量靠近信号的VIA？能不能多个信号VIA共用一个电容？谢谢！

liqiangln

位置是靠近信号的VIA， 没错，也可以共用，但不建议过多，防止信号胡绕。举个例子，1个信号是1G，一个信号100M，那么如果1G的信号回流走这里，那么此时过孔的感性效应十分大，产生的感抗比较大，此时100M的回流就不会选择这里了。

viafire

再谢版主！
顺便问一下，一些普通的信号（如NAND的控制线和数据线，JTAG线，GPIO线等）跨电源层应该可以吧？
, t0 Y. N( X# p9 H: f这些应该不算高速信号噢！
还有DDR的MEMVREF跨不同的电源层可以么？貌似这个信号很关键，另外这条线比较长可以么？

Vincent.M

位置是靠近信号的VIA， 没错，也可以共用，但不建议过多，防止信号胡绕。举个例子，1个信号是1G，一个信号100M，那么如果1G的信号回流走这里，那么此时过孔的感性效应十分大，产生的感抗比较大，此时100M的回流就不会 ...
& b" g. c) P7 D7 Q4 ~; t/ s6 z% F) eliqiangln 发表于 2009-3-20 17:35

9 f. Z( f/ q- S1G信号回流产生高感抗只是对信号本身吧，如果是100M回流信号还是不大的，回路阻抗是相对于每个信号自身而言的吧。不知道理解的对不？

forevercgh

看下电容的特性阻抗曲线就会比较理解liqiangln版主的意思了。

vikingrex

图形2的做法有其局限性。
! D$ q( a" h6 m8 b$ N- l由于电容的阻抗特性曲线是V形，所以在信号上升到一定频率之后阻抗会升高，这时候电容并不能提供一条低阻抗的回路。

liqiangln

还有DDR的MEMVREF跨不同的电源层可以么？貌似这个信号很关键，另外这条线比较长可以么？
' D: u; v* ^2 W% Q
8 v: g. d9 t! L+ ~1 T. [" ?. Jliqiangln: 这个电源是作为其他信号采样用的电平值，电流很小，主要是需要电压稳定，所以可走带状，还是建议线宽一些，而且离其它动态线远一些。