EDA365电子工程师网

标题: 关于走线等长的问题 [打印本页]
作者: wshna0221    时间: 2009-2-25 16:20
标题: 关于走线等长的问题
1、在PCB的等长设计中需要统计过孔的长度么？如果PCB板厚度是1.6mm，那么通孔的长度就是1.6mm（63mil）。$ @( A: {% k+ Y! @* p- s9 N  c9 |
2、allegro在统计线路长度时有没有加入过孔的长度？
作者: deargds    时间: 2009-2-25 16:30
使用15.7，刚才看了一下，应该是没有统计的。
作者: wshna0221    时间: 2009-2-25 16:38
如果一对等长线，其中一条线上的过孔较多，另一条线上的过孔较少，不统计过孔长度会影响信号的性能么？
作者: RiverSnail    时间: 2009-2-25 16:41
楼主这个问题问的好，等到高手解答....
作者: su54    时间: 2009-2-25 16:47
同問，坐等高手！
作者: deargds    时间: 2009-2-25 16:51
如果一对等长线，其中一条线上的过孔较多，另一条线上的过孔较少，不统计过孔长度会影响信号的性能么？
- @6 ]8 N* f5 x: T& I* ~wshna0221 发表于 2009-2-25 16:38
+ H5 X. {4 a% g, m. J
高速线路中，VIA的自身的寄生电容会造成信号延迟，寄生电感又会产生一些noise, 所以一般同组等长线会要求使用尽量少的VIA，或者相同数量的VIA。
作者: wshna0221    时间: 2009-2-25 17:08
这么说如果受板层和空间的限制，像在DDR走线时，不可避免某条线要多打些过孔才走的通的话，牺牲一下信号性能也是没办法的事了！你遇到这种情况该怎么办呢？
作者: deargds    时间: 2009-2-25 17:19
仿真看一下。



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2