EDA365电子工程师网

标题: DDR4减小信号延迟时间，是增加还是减小DK值 [打印本页]
作者: tencome    时间: 2017-1-6 08:14
标题: DDR4减小信号延迟时间，是增加还是减小DK值
DDR4设计时，如果要减小信号延迟时间，在布线不变的情况下，是增加基板的DK值还是减小DK值？？？
% j( t6 q- a9 C8 J* O# T; j" T. X( |
作者: banrx    时间: 2017-1-6 14:32
传输速度约等于C/（sqrt（dk）），所以减小延迟，增大dk
作者: banrx    时间: 2017-1-6 14:33
banrx 发表于 2017-1-6 14:321 ]- g& K( \  a" k# q( a/ ]8 J
传输速度约等于C/（sqrt（dk）），所以减小延迟，增大dk

. [  ^8 G* s" {8 }  P失误 写错了 减小dk
* w/ ?# f, O) R% e% r
作者: tencome    时间: 2017-1-11 09:50
banrx 发表于 2017-1-6 14:33; n$ w7 t# ^6 C: B8 ^
失误 写错了 减小dk
5 V/ F/ b2 V% f+ y  G. N2 o
这个公式是经验公式？
, G* @" P  b  B6 A9 w% K
/ M1 \2 ]2 M% K3 T0 ^减少延迟，就增加DK吧。( r! |: I& b% S# O
作者: banrx    时间: 2017-1-11 10:18
tencome 发表于 2017-1-11 09:504 _6 c9 |9 |4 a
这个公式是经验公式？  w7 C. V% [; c# ~0 M8 g0 ^5 J  O: Y

5 Q) M5 G7 ]* u0 S# O6 z4 H9 K( ~减少延迟，就增加DK吧。

9 b$ k+ C( D+ ]: d2 {1 Y3 {, n对啊 经验公式 减小传输延迟不就是要增大传输速率吗，减小dk吧' ~4 V: f6 u4 Q* m% b# m
作者: denny_9    时间: 2017-3-24 16:20
dk越小，带来信号在介质中传输速率变大。
作者: icy88    时间: 2017-3-29 17:19
这个是一个比较复杂的问题，如果是从理论上存数学的分析的话，延时减小，相应dk也减小，信号传输速度变快，但是对于同一个设计，不能仅仅的只改变介质来解决，因为改变介质后其他设计不变 的话会带来更多的信号完整性问题，这样实际的延时可能由于信号完整性问题反而增加，纯粹提醒下
作者: shirdon    时间: 2017-4-6 17:43
了解微带线和带状线的区别就知道了，应该减小DK，信号传输速率才快
作者: JOING    时间: 2017-4-9 10:27
减小DK值，传播速度增加，延时减小
作者: alienware    时间: 2018-1-15 13:25
:):):):):):)
作者: zxc0717    时间: 2018-7-16 18:39
嗯，是的



欢迎光临 EDA365电子工程师网 (http://bbs.elecnest.cn/) Powered by Discuz! X3.2