|
|
EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 olendo 于 2014-11-26 00:03 编辑
# T f+ D7 H: b' h) l! m2 f* u3 F4 X. N& E
目前設計子板PCB使用的是四層板- 上到下高速S-G-V-S方式 , 訊號為10Gbps1 k: r5 \# Z L- Y/ \
1 l3 e1 a2 x% i% P& d; K) X請問各位設計金手指部分中間G-V都是裸空的嗎? 對於差分阻抗匹配來講的確需要將金手指下面參考層加厚
l9 ~9 \# w/ T, c- T+ @來增加阻抗匹配值, K9 I* c4 m, X7 C1 o. G4 e
* Z/ l2 e% m$ I# [" ~/ ]6 G1.根據高速訊號線回流路徑觀點,下方已經沒有參考層提供回流路徑(第四層雖然會有pad,但是那並非是VCC& S, h& m; m" O( P
或GND pad),而差分訊號已經在子板金手指部分經由socket流入母版PCB,這時候在socket中的回流路徑會走% R4 |& Q2 l7 [2 m7 ]+ a& I
哪一個接點? 主要是在正負差分訊號隔壁路的訊號線上嗎? 還是主要是金手指上GND的腳位? 我相信應該會, i: s8 F4 ^0 ]/ B5 N+ }8 }% H! q
有一定相差比例關係，但不知是以哪一個為主?8 ~7 b* ]1 r. ?5 E8 B* w. w. I
1 b z; X! c/ c# m' n( x
2.若是我增加第三層的GND參考面在金手指高速訊號線正下方(計算後阻抗匹配值:85R)，雖然阻抗匹配值會$ r- B6 F- K* o+ t0 i* [9 z0 [
比完全沒有參考面(95R)還來的糟一些請問就算阻抗匹配差一些,是否有無讓訊號反而更好的理論或實驗依據?: q, [3 s$ E' s+ H( j
1 V% r2 Y! p3 t& Z/ ?7 v% h
感謝各位大師求解
: A* [+ A+ D. Y1 }7 O3 P1 \ z
7 I/ v" H% h! ^; E! ^3 U t附件圖片跟我設計的GND 與VCC剛好擺相反,作一簡單疊構圖示範例參考! P) T$ j/ b3 B; C2 {
) `5 [4 ^0 M @) x
$ i5 x+ E5 g6 L$ J
8 {) ~; K, T3 ? K) n
" ]/ y- c* O& |9 T9 S3 L1 c$ }) f# p$ L. C \$ r3 \8 h
2 w- x" h+ \( u) L" Q8 }% Z4 a: Y8 p' ]0 z9 G' p' j* |& h! n2 U! Z* x
1 G3 \ g a0 _* H$ I5 Z* G5 }7 ^* b
9 K' {8 S* ~/ G6 U0 T5 E n% f, }
|
-
A.jpg
(32.95 KB, 下载次数: 1)
|
/1 
发表于 2014-11-25 23:58
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
楼主
